存储器器件及其异步多面独立读取操作的制作方法

本公开涉及存储器器件及其操作。

背景技术：

1、闪存存储器是一种可以被电擦除和重新编程的低成本、高密度、非易失性的固态存储介质。闪存存储器包括nor闪存存储器和nand闪存存储器。可以由闪存存储器执行各种操作，例如，读取、编程(写入)和擦除，以将每个存储器单元的阈值电压改变为期望电平。对于nand闪存存储器，可以在块级执行擦除操作，并且可以在页级执行编程操作或读取操作。

技术实现思路

1、在一个方面中，一种存储器器件包括n个存储器面(其中，n是大于1的整数)、n个异步多面独立(ampi)读取单元、第一微控制器单元(mcu)以及耦合到n个存储器面、n个ampi读取单元和第一mcu的多路复用电路。每个ampi读取单元被配置为提供用于n个存储器面中的相应存储器面的ampi读取控制信号，以控制对相应存储器面的ampi读取操作。主mcu被配置为提供用于n个存储器面中的每个存储器面的非ampi读取控制信号，以控制对每个存储器面的非ampi读取操作。多路复用电路被配置为在非ampi读取操作中，将非ampi读取控制信号从第一mcu引导到每个存储器面，并且在ampi读取操作中，将n个ampi读取控制信号中的每个ampi读取控制信号从n个ampi读取单元中的对应ampi读取单元引导到相应存储器面。

2、在另一方面中，一种系统包括被配置为存储数据的存储器器件和耦合到存储器器件的存储器控制器，存储器控制器被配置为将ampi读取指令或非ampi读取指令发送到存储器器件，以控制存储器器件对所存储的数据的操作。存储器器件包括n个存储器面(其中，n是大于1的整数)、n个ampi读取单元、第一mcu、耦合到n个存储器面、n个ampi读取单元和第一mcu的多路复用电路以及耦合到多路复用电路的接口。每个ampi读取单元被配置为提供用于n个存储器面中的相应存储器面的ampi读取控制信号，以控制对相应存储器面的ampi读取操作。第一mcu被配置为提供用于n个存储器面中的每个存储器面的非ampi读取控制信号，以控制对每个存储器面的非ampi读取操作。多路复用电路被配置为将控制信号从第一mcu或者n个ampi读取单元中的对应ampi读取单元引导到n个存储器面中的对应存储器面。接口被配置为控制多路复用电路，以在非ampi读取操作中，将非ampi读取控制信号从第一mcu引导到每个存储器面，并且在ampi读取操作中，将n个ampi读取控制信号中的每个ampi读取控制信号从对应ampi读取单元引导到相应存储器面。

3、在又一方面中，公开了一种用于操作存储器器件的方法。存储器器件包括多个存储器面和多个多路复用器(mux)。每个mux包括耦合到存储器面中的相应一个存储器面的输出、接收非ampi读取控制信号的第一输入和接收ampi读取控制信号的第二输入。确实指令是ampi读取指令还是非ampi读取指令。响应于指令是ampi读取指令，基于ampi读取指令生成ampi读取控制信号，并且控制mux中的对应mux，以使能将ampi读取控制信号从第二输入输出到对应存储器面。响应于指令是非ampi读取指令，基于非ampi读取指令生成非ampi读取控制信号，并且控制mux中的每个mux，以使能将非ampi读取控制信号从相应第一输入输出到相应存储器面。

技术特征：

1.一种存储器器件，包括：

2.根据权利要求1所述的存储器器件，其中，还包括：

3.根据权利要求1所述的存储器器件，其中，所述多路复用电路包括n个多路复用器，每个所述多路复用器包括耦接到所述主mcu的第一输入、耦接到所述n个ampi读取单元中的一个ampi读取单元的第二输入、耦接到所述n个存储器面中的一个存储器面的输出。

4.根据权利要求1所述的存储器器件，其中，所述ampi读取单元被配置为控制耦接的所述存储器面的ampi读取操作；

5.根据权利要求1-4所述的存储器器件，其中，每个所述ampi读取单元包括协mcu和耦接到所述协mcu的存储器。

6.根据权利要求5所述的存储器器件，其中，在所述非ampi读取操作中禁用所述协mcu。

7.根据权利要求1所述的存储器器件，其中，

8.根据权利要求2所述的存储器器件，其中，所述接口包括指令解码器，所述指令解码器耦接到所述多路复用电路的每个多路复用器，所述指令解码器被配置为解码指令，和基于解码的指令使能每个所述多路复用器的第一输入或每个所述多路复用器的第二输入。

9.根据权利要求8所述的存储器器件，其中，所述接口还包括耦接到所述指令解码器的指令提取器，所述指令提取器被配置为接收所述指令，并将所述指令转发给所述指令解码器。

10.根据权利要求5所述的存储器器件，其中，所述主mcu的硬件设计和所述协mcu的硬件设计相同。

11.根据权利要求1-10中的任何一项所述的存储器器件，其中，所述n个ampi读取单元中的至少一个包括专用集成电路(asic)。

12.根据权利要求1-11中的任何一项所述的存储器器件，其中，所述存储器器件包括三维(3d)闪存存储器器件。

13.一种存储系统，包括：

14.一种系统，包括：

15.一种存储器器件的操作方法，其中，所述存储器器件包括多个存储器面和多个多路复用器(mux)，每个mux包括耦合到所述存储器面中的一个存储器面的输出、，所述方法包括：

16.根据权利要求15所述的方法，其中

17.根据权利要求15所述的方法，还包括响应于接收到所述ampi读取控制信号，由所述对应存储器面独立地并且异步地执行读取操作。

18.根据权利要求15到17中的任何一项所述的方法，其中，所述非ampi读取操作包括同步多面独立(smpi)读取操作、编程操作或擦除操作。

19.根据权利要求18所述的方法，还包括响应于接收到smpi读取控制信号，由每个存储器面独立地并且同步地执行读取操作。

技术总结本公开涉及存储器器件及其异步多面独立读取操作。在某些方面中，公开了一种用于操作存储器器件的方法。存储器器件包括存储器面和多路复用器(MUX)。每个MUX包括耦合到存储器面中的相应一个存储器面的输出、接收非异步多面独立(AMPI)读取控制信号的第一输入和接收AMPI读取控制信号的第二输入。确实指令是AMPI读取指令还是非AMPI读取指令。响应于指令是AMPI读取指令，基于AMPI读取指令生成AMPI读取控制信号，并且控制对应MUX，以使能将AMPI读取控制信号从第二输入输出到对应存储器面。响应于指令是非AMPI读取指令，基于非AMPI读取指令生成非AMPI读取控制信号，并且控制每个MUX，以使能将非AMPI读取控制信号从相应第一输入输出到相应存储器面。技术研发人员：邓佳梁,段竺琴,石蕾,潘月松,刘艳兰,李博受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/1/16