驱动电路及其驱动方法、存储器与流程

本技术涉及但不限于一种驱动电路及其驱动方法、存储器。

背景技术：

1、存储器包括字线驱动电路(swd)，字线驱动电路通过字线向存储器中的存储单元输出高电平信号或低电平信号，从而实现存储单元的读写操作。

2、字线长期处于高电平状态时，若字线驱动电路中的n型晶体管漏电流过大，可能会使得字线驱动电路输出的高电平信号无法有效到达字线，从而可能无法有效驱动存储单元进行读写操作，进而影响存储器的性能。

技术实现思路

1、本技术提供一种驱动电路及其驱动方法、存储器，可以减小字线驱动电路中的n型晶体管的漏电流，提高存储器性能。

2、第一方面，本技术提供一种驱动电路，包括：

3、字线驱动电路，包括输入端和输出端，所述字线驱动电路被配置为根据所述输入端接收的输入信号向所述输出端提供输出信号，所述字线驱动电路包括至少一个n型晶体管；

4、第一控制电路，被配置为在所述输入信号为第一控制信号的情况下调低所述至少一个n型晶体管的衬底端电压，以减小所述至少一个n型晶体管的漏电流。

5、在一些实施例中，所述第一控制电路包括第二p型晶体管，其栅极连接所述字线驱动电路的输入端，其第一极连接所述至少一个n型晶体管的衬底端，其第二极连接第三信号端；

6、所述第三信号端被配置为在所述第二p型晶体管导通时提供第三电压。

7、在一些实施例中，所述第三电压低于零电压。

8、在一些实施例中，所述字线驱动电路包括第一p型晶体管和第一n型晶体管；

9、所述第一p型晶体管的栅极和所述第一n型晶体管的栅极相互连接并作为所述字线驱动电路的输入端；

10、所述第一p型晶体管的第一极和所述第一n型晶体管的第一极相互连接并作为所述字线驱动电路的输出端；

11、所述第一n型晶体管的衬底端连接所述第二p型晶体管的第一极。

12、在一些实施例中，所述第一p型晶体管的第二极连接第一信号端，所述第一n型晶体管的第二极连接第二信号端；

13、所述第一信号端被配置为在所述第一p型晶体管导通时提供第一电压，所述第二信号端被配置为在所述第一n型晶体管导通时提供第二电压；

14、其中，所述第一电压大于所述第二电压。

15、在一些实施例中，所述字线驱动电路还包括：

16、第二n型晶体管，其第一极连接所述字线驱动电路的输出端，其第二极连接所述第一n型晶体管的第二极，其栅极连接所述字线驱动电路的输入端或控制信号端；

17、其中，所述控制信号端被配置为提供与所述输入信号同相的控制信号。

18、在一些实施例中，所述第二n型晶体管的衬底端连接所述第二p型晶体管的第一极。

19、在一些实施例中，还包括：

20、第二控制电路，被配置为在所述输入信号为第二控制信号的情况下，调高所述至少一个n型晶体管的衬底端电压，以降低所述至少一个n型晶体管的阈值电压；

21、其中，所述第二控制信号的电平不同于所述第一控制信号的电平。

22、在一些实施例中，所述第一控制信号的电平低于所述第二控制信号的电平。

23、在一些实施例中，所述第二控制电路包括第三n型晶体管，其栅极连接所述字线驱动电路的输入端，其第一极连接所述至少一个n型晶体管的衬底端，其第二极连接第四信号端；

24、所述第四信号端被配置为在所述第三n型晶体管导通时提供第四电压。

25、在一些实施例中，所述第四电压大于所述第三电压。

26、在一些实施例中，所述第三n型晶体管的第一极连接所述第一n型晶体管的衬底端和所述第二n型晶体管的衬底端。

27、在一些实施例中，所述字线驱动电路的输入端被配置为连接主字线，所述字线驱动电路的输出端连接字线。

28、第二方面，本技术提供一种存储器，包括第一方面及第一方面任意一种可能的实施方式中的驱动电路。

29、第三方面，本技术提供一种根据第一方面及第一方面任意一种可能的实施方式中的驱动电路的驱动方法，包括：

30、向所述字线驱动电路的所述输入端提供输入信号，以使所述字线驱动电路的所述输出端提供输出信号；以及

31、在所述输入信号为第一控制信号的情况下，调低所述至少一个n型晶体管的衬底端电压，以减小所述至少一个n型晶体管的漏电流。

32、在一些实施例中，所述驱动电路还包括：第二控制电路，被配置为在所述输入信号为第二控制信号的情况下，调高所述至少一个n型晶体管的衬底端电压，以降低所述至少一个n型晶体管的阈值电压，其中，所述第二控制信号的电平不同于所述第一控制信号的电平；

33、所述驱动方法还包括：

34、在所述输入信号为第二控制信号的情况下，调高所述至少一个n型晶体管的衬底端电压，以降低所述至少一个n型晶体管的阈值电压。

35、在一些实施例中，所述字线驱动电路包括第一p型晶体管和第一n型晶体管，所述第一p型晶体管的栅极和所述第一n型晶体管的栅极相互连接作为所述字线驱动电路的输入端，所述第一p型晶体管的第一极和所述第一n型晶体管的第一极相互连接作为所述字线驱动电路的输出端；

36、所述第一控制电路包括第二p型晶体管，其栅极连接所述字线驱动电路的输入端，其第一极连接所述第一n型晶体管的衬底端，其第二极连接所述第三信号端，所述第三信号端被配置为在所述第二p型晶体管导通时提供第三电压；

37、所述在所述输入信号为第一控制信号的情况下，调低所述至少一个n型晶体管的衬底端电压，以减小所述至少一个n型晶体管的漏电流，包括：

38、在所述输入信号为所述第一控制信号的情况下，控制所述第二p型晶体管导通，使所述第一n型晶体管的衬底端接通第三信号端，调低所述第一n型晶体管的衬底端电压，以减小所述第一n型晶体管的漏电流。

39、在一些实施例中，所述字线驱动电路包括第一p型晶体管和第一n型晶体管，所述第一p型晶体管的栅极和所述第一n型晶体管的栅极相互连接并作为所述字线驱动电路的输入端，所述第一p型晶体管的第一极和所述第一n型晶体管的第一极相互连接并作为所述字线驱动电路的输出端；

40、所述第二控制电路包括第三n型晶体管，其栅极连接所述字线驱动电路的输入端，其第一极连接所述第一n型晶体管的衬底端，其第二极连接第四信号端，所述第四信号端被配置为在所述第三n型晶体管导通时提供第四电压；

41、所述在所述输入信号为第二控制信号的情况下，调高所述至少一个n型晶体管的衬底端电压，以降低所述至少一个n型晶体管的阈值电压，包括：

42、在所述输入信号为所述第二控制信号的情况下，控制所述第三n型晶体管导通，使所述第一n型晶体管的衬底端与所述第四信号端连接，降低所述第一n型晶体管的阈值电压。

43、在一些实施例中，所述字线驱动电路包括第一p型晶体管、第一n型晶体管和第二n型晶体管，所述第一p型晶体管的栅极和所述第一n型晶体管的栅极相互连接并作为所述字线驱动电路的输入端，所述第一p型晶体管的第一极和所述第一n型晶体管的第一极相互连接并作为所述字线驱动电路的输出端，所述第二n型晶体管的栅极连接所述字线驱动电路的输入端或控制信号端，所述第二n型晶体管的第一极连接所述字线驱动电路的输出端，所述第二n型晶体管的第二极连接所述第一n型晶体管的第二极，所述控制信号端被配置为提供与所述输入信号同相的控制信号；

44、所述第一控制电路包括第二p型晶体管，其栅极连接所述字线驱动电路的输入端，其第一极连接所述第一n型晶体管的衬底端和所述第二n型晶体管的衬底端至少之一，其第二极连接第三信号端，所述第三信号端被配置为在所述第二p型晶体管导通时提供第三电压；

45、所述在所述输入信号为第一控制信号的情况下，调低所述至少一个n型晶体管的衬底端电压，以减小所述至少一个n型晶体管的漏电流，包括：

46、在所述输入信号为所述第一控制信号的作用下，控制所述第二p型晶体管导通，使所述第一n型晶体管的衬底端和所述第二n型晶体管的衬底端至少之一接通第三信号端，调低所述第一n型晶体管和所述第二n型晶体管至少之一的衬底端电压，以减小所述第一n型晶体管和所述第二n型晶体管至少之一的漏电流。

47、在一些实施例中，所述字线驱动电路包括第一p型晶体管、第一n型晶体管和第二n型晶体管，所述第一p型晶体管的栅极和所述第一n型晶体管的栅极相互连接并作为所述字线驱动电路的输入端，所述第一p型晶体管的第一极和所述第一n型晶体管的第一极相互连接并作为所述字线驱动电路的输出端，所述第二n型晶体管的栅极连接所述字线驱动电路的输入端或控制信号端，所述第二n型晶体管的第一极连接所述字线驱动电路的输出端，所述第二n型晶体管的第二极连接所述第一n型晶体管的第二极，所述控制信号端被配置为提供与所述输入信号同相的控制信号；

48、所述第二控制电路包括第三n型晶体管，其栅极连接所述字线驱动电路的输入端，其第一极连接所述第一n型晶体管的衬底端和所述第二n型晶体管的衬底端至少之一，其第二极连接第四信号端，所述第四信号端被配置为在所述第三n型晶体管导通时提供第四电压；

49、在所述输入信号为第二控制信号的情况下，调高所述至少一个n型晶体管的衬底端电压，以降低所述至少一个n型晶体管的阈值电压，包括：

50、在所述输入信号为所述第二控制信号的情况下，控制所述第三n型晶体管导通，使第一n型晶体管的衬底端和所述第二n型晶体管的衬底端至少之一接通第四信号端，调高所述第一n型晶体管和所述第二n型晶体管至少之一的衬底端电压，以降低所述第一n型晶体管和所述第二n型晶体管至少之一的阈值电压。

51、本技术实施例提供一种驱动电路，包括字线驱动电路和第一控制电路，字线驱动电路包括输入端、输出端以及至少一个n型晶体管，字线驱动电路被配置为根据输入端接收的输入信号向输出端提供输出信号，第一控制电路被配置为输入信号为第一控制信号的情况下调低字线驱动电路中至少一个n型晶体管的衬底端电压，以减小至少一个n型晶体管的漏电流，改善字线驱动电路中的n型晶体管的漏电问题，使得字线驱动电路输出的高电平信号能够有效达到字线，进而改善存储器的性能。