三维堆叠存储器架构及其处理方法、存储器与流程

本公开的实施例涉及集成电路，具体地涉及一种三维堆叠存储器架构及其处理方法、存储器。

背景技术：

1、dram（dynamic random access memory，动态随机存储器），是一种常用的存储器。存储单元由一个晶体管和一个电容组成，多个基本存储单元构成了存储阵列。如图1所示，每条字线和位线上都连接着多个存储单元，水平方向为字线，垂直方向为位线，字线和位线不相连。当字线为高电平时，存储单元中的晶体管导通，电容和位线连接，存储在电容中的数据通过位线进行传输。

2、当dram芯片采用三维堆叠技术设计时，其结构如图2所示，上面为存储阵列层，逻辑控制电路在最底层，层与层之间的信号通道通过硅通孔（through silicon vias，tsv）（图中未示）垂直互连技术实现，以传输堆叠芯片在垂直方向上的信号。另外，在dram芯片中还加入了一些保护电路，例如ras（rowaddress select，行选信号）反馈电路，ras反馈信号在每个存储阵列中都存在，且独立运行。通过硅通孔将ras反馈信号由上至下传输至逻辑控制电路，为了避免当前层的硅通孔损坏后无法传输信号而导致整个芯片失效，通常在设计中需要加入冗余的硅通孔。然而，硅通孔的工艺难度高且成本管控要求高，随着所需硅通孔个数的增加，将增大电路设计和制造的难度，并降低芯片可靠性。

技术实现思路

1、本公开的实施例的目的是提供一种三维堆叠存储器架构及其处理方法、存储器，解决了现有技术中冗余硅通孔数量过多导致电路设计和制造的难度增大，芯片可靠性降低的问题，通过优化ras反馈电路的布局，每个存储阵列层可实现电路复用，ras反馈信号的传输无需增加冗余的硅通孔，减小了电路面积。

2、为了实现上述目的，本公开实施例的第一方面提供一种三维堆叠存储器架构，包括：n个存储阵列层，每个存储阵列层包括m个存储阵列、h个ras反馈电路以及与所述m个存储阵列分别对应的m个硅通孔；逻辑控制层，所述n个存储阵列层沿竖直方向依次堆叠在所述逻辑控制层上。其中，每个存储阵列层中的所述m个存储阵列划分为h个存储阵列组，分别对应连接于该存储阵列层中的所述h个ras反馈电路；在每个ras反馈电路对应连接的存储阵列组中，仅存在一个存储阵列与所述逻辑控制层之间传输ras反馈信号；在同一垂直方向上相同的存储阵列中，仅存在一个存储阵列与所述逻辑控制层之间传输ras反馈信号；相邻存储阵列层中的ras反馈电路之间通过硅通孔连接至所述逻辑控制层；，且当m/n有余数时a=1，当m/n无余数时a=0。

3、在本公开的一些实施例中，当m/n无余数时，每个存储阵列层中的每m/n个存储阵列为一组，当m/n有余数时，每个存储阵列层中的每个存储阵列为一组，余数个存储阵列为一组。

4、在本公开的一些实施例中，所述n个存储阵列层中的每一个存储阵列层的布局相同。

5、在本公开的一些实施例中，所述n个存储阵列层中的相同的存储阵列布局在同一垂直方向上。

6、在本公开的一些实施例中，所述n个存储阵列层中的对应连接于相同存储阵列组的ras反馈电路布局在同一垂直方向上。

7、在本公开的一些实施例中，所述n个存储阵列层中的对应于相同存储阵列的硅通孔布局在同一垂直方向上。

8、在本公开的一些实施例中，每个存储阵列层中的所述m个存储阵列以中心对称方式布局。

9、本公开实施例的第二方面提供一种处理方法，用于处理本公开实施例的第一方面所述的三维堆叠存储器架构，包括：在芯片测试过程中，获取同一垂直方向上相同的存储阵列对应的硅通孔的损坏情况；在同一垂直方向上相同的存储阵列对应的未损坏的硅通孔中，确定任意一个未损坏的硅通孔作为该存储阵列与所述逻辑控制层之间传输ras反馈信号的通路，且同时满足在每个ras反馈电路对应连接的存储阵列组中，仅存在一个存储阵列与所述逻辑控制层之间传输ras反馈信号。

10、本公开实施例的第三方面提供了一种存储器，包括：根据本公开实施例的第一方面所述的三维堆叠存储器架构。

11、在本公开的一些实施例中，所述存储器为动态随机存储器dram。

12、本公开实施例的第四方面提供了一种处理装置，该处理装置用于处理根据本公开实施例的第一方面所述的三维堆叠存储器架构。该处理装置包括至少一个处理器；以及存储有计算机程序的至少一个存储器。当计算机程序由至少一个处理器执行时，使得处理装置执行根据本公开实施例的第二方面所述的处理方法。

13、本公开的实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。

技术特征：

1.一种三维堆叠存储器架构，其特征在于，包括：

2.根据权利要求1所述的三维堆叠存储器架构，其特征在于，当m/n无余数时，每个存储阵列层中的每m/n个存储阵列为一组，当m/n有余数时，每个存储阵列层中的每个存储阵列为一组，余数个存储阵列为一组。

3.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述n个存储阵列层中的每一个存储阵列层的布局相同。

4.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述n个存储阵列层中的相同的存储阵列布局在同一垂直方向上。

5.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述n个存储阵列层中的对应连接于相同存储阵列组的ras反馈电路布局在同一垂直方向上。

6.根据权利要求1所述的三维堆叠存储器架构，其特征在于，所述n个存储阵列层中的对应于相同存储阵列的硅通孔布局在同一垂直方向上。

7.根据权利要求1所述的三维堆叠存储器架构，其特征在于，每个存储阵列层中的所述m个存储阵列以中心对称方式布局。

8.一种处理方法，用于处理根据权利要求1至7中任一项所述的三维堆叠存储器架构，其特征在于，包括：

9.一种存储器，其特征在于，包括：根据权利要求1至7中任一项所述的三维堆叠存储器架构。

10.根据权利要求9所述的存储器，其特征在于，所述存储器为动态随机存储器dram。

技术总结本公开的实施例提供一种三维堆叠存储器架构及其处理方法、存储器。所述三维堆叠存储器架构包括：N个存储阵列层，每个存储阵列层包括M个存储阵列、H个RAS反馈电路及M个硅通孔；逻辑控制层，N个存储阵列层沿竖直方向依次堆叠在逻辑控制层上。每个存储阵列层中的M个存储阵列划分为H个存储阵列组，分别对应连接于该层中的H个RAS反馈电路；在每个RAS反馈电路对应连接的存储阵列组中，仅存在一个存储阵列与逻辑控制层之间传输RAS反馈信号；在同一垂直方向上相同的存储阵列中，仅存在一个存储阵列与逻辑控制层之间传输RAS反馈信号；相邻存储阵列层中的RAS反馈电路之间通过硅通孔连接至逻辑控制层；，且当M/N有余数时a=1，当M/N无余数时a=0。技术研发人员：汪佳峰受保护的技术使用者：浙江力积存储科技有限公司技术研发日：技术公布日：2024/1/25