具有被划分为多个存储器垫的存储器单元阵列的半导体装置的制作方法

本公开涉及一种具有被划分为多个存储器垫的存储器单元阵列的半导体装置。

背景技术：

1、例如dram(动态随机存取存储器)的一些半导体存储器装置包含被划分为多个存储器垫的存储器单元阵列。基于行地址选择的一些存储器垫分别耦合到对应的全局i/o线。基于列地址选择存储器垫中的哪个位线耦合到对应的全局i/o线。

2、此外，存在存储器单元阵列包含具有用于替换缺陷位线的备用位线的冗余存储器垫的情况。在这种情况下，当冗余存储器垫的列大小比其它存储器垫的列大小小得多时，对应于冗余存储器垫的感测放大器区域的大小变得不足，并且难以确保与其它存储器垫的特性等效的特性。

技术实现思路

1、在一方面，本公开提供一种设备，其包括：多个第一存储器垫，其各自包含除了至少一个相关联列区段之外的多个共同列区段，所述至少一个相关联列区段由彼此不同的相应列地址选择；及第二存储器垫，其在其中包含所述至少一个相关联列区段。

2、在另一方面，本公开进一步提供一种设备，其包括：多个第一存储器垫，其各自具有多个第一位线；第二存储器垫，其具有多个第二位线及多个第三位线，及列解码器电路，其经配置以：当列地址在第一地址范围内时，选择所述多个第一存储器垫中除基于所述列地址选择的所述多个第一存储器垫中的第一者之外的一部分，且选择所述第二存储器垫而不是所述多个第一存储器垫中的所述第一者，使得所述多个第二位线中的一者被选择；及当所述列地址指示包含在所述多个第一存储器垫的第二者中的所述多个第一位线中的有缺陷的一者时，选择所述多个第一存储器垫中除所述多个第一存储器垫中的第二者之外的一部分，并且选择所述第二存储器垫而不是所述多个第一存储器垫中的所述第二者，使得所述多个第三位线中的一者被选择。

3、在另一方面，本公开进一步提供一种设备，其包括：存储器单元阵列，其被划分为多个存储器垫，所述多个存储器垫包含多个第一存储器垫及第二存储器垫；多个数据总线，其各自被指派给所述多个存储器垫中的相关联的一者；及多个列开关群组，其各自被指派给所述多个存储器垫中的相关联的一者，其中所述多个存储器垫中的每一者包含多个位线，其中所述多个列开关群组中的每一者经配置以将基于列地址的所述多个位线中的所选择的一者耦合到所述多个数据总线中的相关联的一者，其中所述多个第一存储器垫中的每一者缺少将由所述列地址的预定值选择的至少一个位线，其中指派给所述多个第一存储器垫中的每一者的所述预定值彼此不同，且其中当所述列地址指示指派给所述多个第一存储器垫中的一者的所述预定值时，选择包含在所述第二存储器垫中的位线。

4、在另一方面，本公开进一步提供一种设备，其包括：多个存储器垫，其各自具有多个位线，所述多个存储器垫包含多个第一存储器垫及第二存储器垫；及列解码器电路，其经配置以：当列地址在第一地址范围内时，选择除了所述多个第一存储器垫中的一者之外的所述多个第一存储器垫中的每一者中的所述位线中的一者，且选择所述第二存储器垫中的所述位线中的一者；及当所述列地址在第二地址范围内时，选择所述多个第一存储器垫中的每一者中的所述位线中的一者，其中包含在所述第一存储器垫中的每一者中的位线的数目小于由所述列地址界定的地址空间。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述第二存储器垫进一步包含多个冗余列区段以用于替换所述多个第一存储器垫中包含的共同列区段中的有缺陷的一者。

3.根据权利要求2所述的设备，其中所述多个第一存储器垫中的每一者不具有对应于所述至少一个相关联列区段的位线。

4.根据权利要求2所述的设备，其中所述第一存储器垫中的每一者中包含的列区段的数目小于所述第二存储器垫中包含的列区段的数目。

5.一种设备，其包括：

6.根据权利要求5所述的设备，其中包含在所述第一存储器垫中的每一者中的第一位线的数目小于由所述列地址界定的地址空间。

7.根据权利要求6所述的设备，其中所述多个第一存储器垫中的所述第一者不具有对应于所述多个第二位线中的所述一者的位线。

8.根据权利要求7所述的设备，其中包含在所述第一存储器垫中的每一者中的第一位线的所述数目小于所述第二位线与所述第三位线的和。

9.根据权利要求7所述的设备，其中当所述列地址在第二地址范围内时，所述列解码器电路经配置以选择所述多个第一存储器垫而不选择所述第二存储器垫，除非所述列地址指示所述多个第一位线中的所述有缺陷的一者。

10.根据权利要求9所述的设备，其中当指派给所述多个第一位线中的所述有缺陷的一者的第一地址在所述第一地址范围内时，所述列解码器电路经配置以当所述列地址指示所述第一地址时改变供应给所述多个第一存储器垫中的所述第二者的所述列地址的值。

11.根据权利要求10所述的设备，其中所述列解码器电路经配置以通过反转构成所述列地址的位中的一者的逻辑电平来改变供应给所述多个第一存储器垫中的所述第二者的所述列地址的所述值。

12.根据权利要求9所述的设备，其中当包含在所述多个第一存储器垫中的所述第二者中的所述多个第一位线中的所述有缺陷的一者及包含在所述多个第一存储器垫中的第三者中的所述多个第一位线中的另一有缺陷的一者均被指派给第二地址时，所述列解码器电路经配置以当所述列地址指示所述第二地址时改变供应给所述多个第一存储器垫中的所述第二及第三者的所述列地址的值。

13.根据权利要求12所述的设备，其中所述列解码器电路经配置以通过反转构成所述列地址的位中的一者的逻辑电平来改变供应给所述多个第一存储器垫中的所述第二者的所述列地址的所述值。

14.根据权利要求13所述的设备，其中所述列解码器电路经配置以通过反转构成所述列地址的位中的两者的逻辑电平来改变供应给所述多个第一存储器垫中的所述第三者的所述列地址的所述值。

15.一种设备，其包括：

16.根据权利要求15所述的设备，

17.根据权利要求16所述的设备，其中指派给所述多个第一存储器垫的所述列开关群组中的每一者经配置以当所述列地址的所述值在所述第二地址范围内时将所述多个位线中的所述所选择的一者耦合到所述多个数据总线中的所述相关联的一者。

18.根据权利要求16所述的设备，其中所述第二存储器垫进一步包含多个备用位线以用于替换所述位线中的有缺陷者。

19.一种设备，其包括：

20.根据权利要求19所述的设备，

21.根据权利要求20所述的设备，

22.根据权利要求21所述的设备，

23.根据权利要求22所述的设备，其中所述第二存储器垫进一步包含多个备用位线以用于替换包含在所述多个第一存储器垫中的所述位线中的有缺陷者。

24.根据权利要求19所述的设备，

技术总结本公开涉及一种具有被划分为多个存储器垫的存储器单元阵列的半导体装置。一种设备，其包含：多个第一存储器垫，其各自包含除了至少一个相关联列区段之外的多个共同列区段，所述至少一个相关联列区段由彼此不同的相应列地址选择；及第二存储器垫，其在其中包含所述至少一个对应列区段。技术研发人员：藤城圭介,持田义史受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/2/29