存储器的读电路的制作方法

本发明涉及集成电路设计，尤其涉及一种存储器的读电路。

背景技术：

1、读取mram存储的信息是通过检测存储单元的电阻实现的。存储单元的电阻有两种状态，高电阻状态rap(“ap”态)或者低电阻状态rp(“p”态)。进行读操作时，通过施加钳位电压(vclamp)，存储单元的电阻会产生读电流脉冲idata，参考电阻rref施加参考电压(vref)会产生参考电流iref，灵敏放大器通过对比读电流idata和参考电流iref，就可以识存储单元处于高阻态或是低阻态，即可读出“1”或者“0”。

2、在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

3、位于同一列上的存储单元，由于读操作时只打开其中一个，其他存储单元处于关闭状态。但是由于亚阈值漏电现象的存在，处于关闭状态的存储单元仍然有少量漏电流ileak通过，而且温度越高，漏电流越大。如图1所示，高温下ap态的数据端电流iap_high会由于漏电的影响而大于低温下ap态的数据端电流iap_low。但参考端电流iref基本不会随温度的变化而改变。这将导致高温下的读窗口减小，甚至读窗口消失，影响读良率。

技术实现思路

1、为解决上述问题，本发明提供了一种存储器的读电路，能够减小漏电流对读窗口产生的影响。

2、本发明提供一种存储器的读电路，包括：

3、读阵列，包括位于一列上的多个存储单元；

4、钳位控制mos管，其栅端输入钳位电压，用于在所述读阵列上产生数据端电流；

5、参考电路，包括参考电阻和参考阵列，所述参考阵列用于匹配所述读阵列在读操作时由未开启的存储单元产生的漏电流；

6、参考控制mos管，其栅端输入参考电压，用于在所述参考电路上产生参考端电流；

7、灵敏放大器，所述灵敏放大器的一端通过所述钳位控制mos管连接于所述读阵列，所述灵敏放大器的另一端通过所述参考控制mos管连接于所述参考电路，所述灵敏放大器用于通过比较所述数据端电流和所述参考端电流，输出读取结果。

8、可选地，每个所述存储单元包括磁性隧道结和与所述磁性隧道结连接的开关管。

9、可选地，所述参考阵列包括位于一列上的多个存储单元，所述参考阵列的存储单元结构与所述读阵列的存储单元结构相同，所述参考阵列包含的存储单元个数比所述读阵列包含的存储单元个数少一个，所述参考阵列的位线与所述参考控制mos管连接，所述参考阵列的源线与地线连接。

10、可选地，所述参考电阻包括参考单元和第一电阻，所述参考单元由一个存储单元来实现，所述参考单元的结构与所述读阵列的存储单元结构相同，所述参考单元内的磁性隧道结状态为平行态，所述参考单元内的开关管状态由一条参考字线控制，所述参考单元与所述参考阵列共用位线和源线；

11、所述第一电阻连接于所述参考阵列的源线与地线之间，与所述参考单元一起构成读操作的参考电阻。

12、可选地，所述第一电阻的阻值为r，且满足rp<rp+r<rap，rp表示磁性隧道结平行态的电阻，rap表示磁性隧道结反平行态的电阻。

13、可选地，所述参考阵列和所述参考单元由所述存储阵列的一列冗余列来实现，所述冗余列包含的存储单元的个数与所述读阵列相同，且存储单元的结构相同，所述冗余列的任意一个存储单元作为所述参考单元，所述冗余列除所述参考单元以外的其他存储单元构成所述参考阵列。

14、可选地，还包括：

15、第一支路开关，连接于所述钳位控制mos管和所述读阵列的位线之间；

16、第二支路开关，连接于所述读阵列的源线和地线之间；

17、第三支路开关，连接于所述参考阵列的位线和所述参考控制mos管之间。

18、可选地，所述参考电阻包括第二电阻，所述第二电阻连接于所述参考控制mos管和地线之间，构成读操作的参考电阻。

19、可选地，所述第二电阻的阻值介于rp和rap之间，rp表示磁性隧道结平行态的电阻，rap表示磁性隧道结反平行态的电阻。

20、可选地，还包括：

21、第四支路开关，连接于所述钳位控制mos管和所述读阵列的位线之间；

22、第五支路开关，连接于所述读阵列的源线和地线之间；

23、第六支路开关，连接于所述参考阵列的位线和所述参考控制mos管之间；

24、第七支路开关，连接于所述第二电阻和所述参考控制mos管之间。

25、本发明提供的存储器的读电路，在参考电路中增加参考阵列，参考阵列可以匹配读阵列中未开启的存储单元产生的漏电，减小漏电对读窗口产生的影响。

技术特征：

1.一种存储器的读电路，其特征在于，包括：

2.根据权利要求1所述的存储器的读电路，其特征在于，每个所述存储单元包括磁性隧道结和与所述磁性隧道结连接的开关管。

3.根据权利要求1所述的存储器的读电路，其特征在于，所述参考阵列包括位于一列上的多个存储单元，所述参考阵列的存储单元结构与所述读阵列的存储单元结构相同，所述参考阵列包含的存储单元个数比所述读阵列包含的存储单元个数少一个，所述参考阵列的位线与所述参考控制mos管连接，所述参考阵列的源线与地线连接。

4.根据权利要求3所述的存储器的读电路，其特征在于，

5.根据权利要求4所述的存储器的读电路，其特征在于，所述第一电阻的阻值为r，且满足rp<rp+r<rap，rp表示磁性隧道结平行态的电阻，rap表示磁性隧道结反平行态的电阻。

6.根据权利要求4所述的存储器的读电路，其特征在于，所述参考阵列和所述参考单元由所述存储阵列的一列冗余列来实现，所述冗余列包含的存储单元的个数与所述读阵列相同，且存储单元的结构相同，所述冗余列的任意一个存储单元作为所述参考单元，所述冗余列除所述参考单元以外的其他存储单元构成所述参考阵列。

7.根据权利要求4所述的存储器的读电路，其特征在于，还包括：

8.根据权利要求3所述的存储器的读电路，其特征在于，所述参考电阻包括第二电阻，所述第二电阻连接于所述参考控制mos管和地线之间，构成读操作的参考电阻。

9.根据权利要求8所述的存储器的读电路，其特征在于，所述第二电阻的阻值介于rp和rap之间，rp表示磁性隧道结平行态的电阻，rap表示磁性隧道结反平行态的电阻。

10.根据权利要求8所述的存储器的读电路，其特征在于，还包括：

技术总结本发明提供一种存储器的读电路，包括：灵敏放大器、与灵敏放大器连接的读阵列和参考电路，读阵列包括位于一列上的多个存储单元；参考电路包括参考电阻和参考阵列，参考阵列用于匹配读阵列在读操作时由未开启的存储单元产生的漏电流。技术研发人员：郝午阳,熊保玉,余赣湘受保护的技术使用者：浙江驰拓科技有限公司技术研发日：技术公布日：2024/5/20