技术新讯 > 信息存储应用技术 > 锁存器电路、芯片及计算设备的制作方法  >  正文

锁存器电路、芯片及计算设备的制作方法

  • 国知局
  • 2024-07-31 19:56:21

本技术涉及集成电路的,尤其涉及一种锁存器电路、芯片及计算设备。

背景技术:

1、在芯片的锁存器中,需要利用电信号来控制锁存器的状态,一般情况下,是通过自举电容提供对应的电信号进行控制,但在现有技术中,为了满足锁存器的使用需求,则需要较大的自举电容,导致芯片的面积较大。

技术实现思路

1、本技术的主要目的在于提供一种锁存器电路、芯片及计算设备,旨在利用较小的自举电容提供锁存器所需的电信号,从而减少芯片的面积。

2、第一方面,本技术提供一种锁存器电路,所述锁存器电路:

3、所述锁存输出电路,用于在导通时根据输入信号输出输出信号,关断时进入锁存状态;

4、储能电路,用于存储电能;

5、充电电路,所述充电电路的第一端用于连接第一电源,所述充电电路的第二端连接所述锁存输出电路的控制端和所述储能电路的第一端,所述充电电路的控制端用于接第一时钟信号和第二时钟反相信号;

6、泄放电路,所述泄放电路的第一端连接所述锁存输出电路的控制端,所述泄放电路的第二端接地,所述泄放电路的控制端用于接收所述第二时钟反相信号和第一时钟反相信号;

7、充放电路,所述充放电路的第一端连接所述储能电路的第二端,所述充放电路的第二端用于连接第二电源,所述充放电路的第三端接地;所述充放电路的控制端用于接收第二时钟信号和第二时钟反相信号;

8、所述第二时钟信号为所述第一时钟信号的延时信号,所述第一时钟反相信号为所述第一时钟信号的反相信号,所述第二时钟反相信号为所述第二时钟信号的反相信号;

9、当所述第一时钟信号为高电平,所述第二时钟信号为低电平时,所述充电电路利用所述第一电源对所述储能电路和所述锁存输出电路中的寄生电容充电;

10、当所述第一时钟信号保持高电平且所述第二时钟信号变为高电平时,所述充放电路利用所述第二电源对所述储能电路充电,以使所述储能电路对所述锁存输出电路中的寄生电容充电,使得所述锁存输出电路导通;

11、当所述第一时钟信号、所述第二时钟信号为低电平时,所述泄放电路导通并向所述锁存输出电路输出第一泄放信号,所述锁存输出电路在接收到所述第一泄放信号时关断并进入锁存状态。

12、在一实例中,所述充电电路包括第一开关和第二开关;所述第一开关的第一端用于连接所述第一电源,所述第一开关的第二端连接所述第二开关的第一端,所述第二开关的第二端连接所述锁存输出电路的控制端;所述第一开关的控制端用于接收第一时钟信号,所述第二开关的控制端用于连接第二时钟反相信号;所述第一开关用于在所述第一时钟信号为高电平时导通,在所述第一时钟信号为低电平时关断;所述第二开关在所述第二时钟反相信号为高电平时导通,在所述第二时钟反相信号为低电平时关断;所述充电电路用于在所述第一开关和所述第二开关均导通时,利用所述第一电源给所述储能电路及所述锁存输出电路中的寄生电容充电;所述充电电路还用于在所述第一开关或所述第二开关关断时,停止对所述储能电路和所述锁存输出电路中的寄生电容充电。

13、在一实例中,所述泄放电路包括第三开关和第四开关;所述第三开关的第一端连接所述锁存输出电路的控制端,所述第三开关的第二端连接所述第四开关的第一端,第四开关的第二端接地;所述第三开关的控制端用于接收第二时钟反相信号,所述第四开关的控制端用于接收第一时钟反相信号;所述第三开关用于在所述第二时钟反相信号为高电平时导通,在所述第二时钟反相信号为低电平时关断;所述第四开关用于在第一时钟反相信号为高电平时导通,在所述第一时钟反相信号为低电平时关断;所述泄放电路用于在所述第三开关及所述第四开关均导通时向所述锁存输出电路输出第一泄放信号。

14、在一实例中,所述储能电路包括电容和第五开关;所述电容的第一端连接所述充放电路,所述电容的第二端连接所述第五开关的第一端;所述第五开关的第二端连接所述锁存输出电路,所述第五开关的控制端用于接收第一时钟信号;所述第五开关用于在所述第一时钟信号为高电平时导通,在所述第一时钟信号为低电平时关断;所述电容用于在所述充电电路导通且所述第五开关导通时,利用所述充电电路输送的电能进行储能;所述电容还用于在所述充电电路输送电能且所述第五开关导通时,对所述锁存输出电路中的寄生电容充电。

15、在一实例中,所述充放电路包括第六开关和第七开关,所述第六开关的第一端连接所述储能电路的第二端,所述第六开关的第二端用于连接第二电源;所述第七开关的第一端连接所述储能电路的第二端,所述第七开关的第二端接地;所述第六开关的控制端用于接收所述第二时钟信号,所述第七开关的控制端用于接收所述第二时钟反相信号;所述第六开关用于在所述第二时钟信号为高电平时导通,在所述第二时钟信号为低电平时关断;所述第七开关用于在所述第二时钟反相信号为高电平时导通,在所述第二时钟反相信号为低电平时关断;所述充放电路用于在所述第六开关导通,所述第七开关关断时,利用所述第二电源给所述储能电路充电;还用于在所述第六开关关断,所述第七开关导通时,输出第二泄放信号至所述储能电路。

16、在一实例中,所述锁存输出电路包括传输门和反相器;所述传输门的控制端连接所述充电电路的第二端,所述传输门的输入端用于接收输入信号,所述传输门的输出端连接所述反相器的输入端;所述反相器的输出端作为所述锁存器电路的输出端;所述传输门用于在所述储能电路给所述锁存输出电路中的寄生电容充电并使得所述传输门的控制端的电压大于或等于预设电压时,将接收的输入信号输出至所述反相器,所述反相器用于根据所述输入信号输出输出信号;所述传输门还用于在所述传输门的控制端的电压小于所述预设电压时,保持在所述传输门的控制端的电压大于或等于预设电压时输出的信号。

17、在一实例中,所述传输门包括至少一个开关;所述开关的第一端用于接收输入信号,所述开关的第二端连接所述反相器,所述开关的控制端连接所述储能电路的第二端。

18、在一实例中,所述反相器电路包括pmos管和nmos管,所述pmos管的源极用于连接预设电压,所述pmos管的漏极用于连接所述nmos管的漏极,所述nmos管的源极接地;所述pmos管的栅极连接所述nmos管的栅极,所述pmos管的栅极还连接所述传输门电路的第二端;在所述传输门的输出端输出的信号为高电平时,所述pmos管关断,所述nmos管导通,以在所述pmos管的漏极输出低电平信号;在所述传输门的输出端输出的信号为低电平时,所述pmos管导通,所述nmos管关断,以在所述pmos管的漏极输出高电平信号。

19、第二方面,本技术还提供一种芯片,包括如第一方面提供的锁存器电路。

20、第三方面,本技术还提供一种计算设备,所述计算设备包括如上述第二方面提供的芯片。

21、本技术提供一种锁存器电路、装置、设备及计算机可读存储介质,本技术的锁存器电路包括锁存输出电路,用于在导通时根据输入信号输出输出信号,关断时进入锁存状态;储能电路,用于存储电能,以及向所述锁存输出电路中的寄生电容充电;充电电路,所述充电电路的第一端用于连接第一电源,所述充电电路的第二端连接所述锁存输出电路的控制端和储能电路的第一端,所述充电电路的控制端用于接第一时钟信号和第二时钟反相信号;泄放电路,所述泄放电路的第一端连接所述锁存输出电路的控制端,所述泄放电路的第二端接地,所述泄放电路的控制端用于接收所述第二时钟反相信号和第一时钟反相信号;充放电路,所述充放电路的第一端连接所述储能电路的第二端,所述充放电路的第二端用于连接第二电源,所述充放电路的第三端接地;所述充放电路的控制端用于接收第二时钟信号和第二时钟反相信号;所述第二时钟信号为所述第一时钟信号的延时信号,所述第一时钟反相信号为所述第一时钟信号的反相信号,所述第二时钟反相信号为所述第二时钟信号的反相信号;当所述第一时钟信号为高电平,所述第二时钟信号为低电平时,所述充电电路利用所述第一电源对所述储能电路和所述锁存输出电路中的寄生电容充电;当所述第一时钟信号保持高电平且所述第二时钟信号变为高电平时,所述充放电路利用所述第二电源向所述储能电路充电,以使所述储能电路对所述锁存输出电路中的寄生电容充电,使得所述锁存输出电路导通;当所述第一时钟信号、所述第二时钟信号为低电平时,所述泄放电路导通并向所述锁存输出电路输出第一泄放信号,所述锁存输出电路在接收到所述第一泄放信号时关断并进入锁存状态;通过第一时钟信号和第二时钟信号对锁存器电路进行控制,以使锁存器电路能够利用第一电源对自举电容和寄生电容进行充电,并在完成充电后,利用第二电源对自举电容以及寄生电容再次充电,从而使得在第二电源进行充电时,锁存输出电路的控制端能够提升至更高的电压,因此,锁存器电路可以使用更小的自举电容实现相同的电压抬升,实现减小芯片的面积的目的。

本文地址:https://www.jishuxx.com/zhuanli/20240731/184757.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。