具备XIP功能的24系列EEPROM和电子设备的制作方法

本发明涉及电子电路，尤其涉及一种具备xip(execute in place，芯片内执行)功能的24系列eeprom(电可擦除可编程只读存储器)和电子设备。

背景技术：

1、xip技术是指cpu(中央处理器)直接从存储器中读取程序代码执行。cpu的基本功能是取指、译码、运行，传统的cpu是将存储器中的程序指令代码读取到ram(随机存取存储器)中，再译码执行，采用xip技术后可以无需通过ram，直接将读取到的指令译码执行，减少内存的要求。

2、当前通用的eeprom芯片如图1所示，当前24系列的串行eeprom芯片是基于i2c通信的。典型的芯片有8个引脚，描述如下表：

3、

4、

5、引脚说明如下：

6、(1)a0、a1和a2三个引脚，在eeprom芯片容量不够，采用多个eeprom并联方式扩展容量时，用于区分不同的eeprom的id。如果仅用一个eeprom且地址没有冲突时，通常可将三个引脚全部悬空或者接地。

7、(2)sda和scl是一个i2c(一种总线)总线的两个分信号。

8、(3)wp引脚是eeprom芯片的写保护功能引脚，通常在芯片不支持写保护或者用户不使用写保护功能时，均可将该引脚悬空或者接地，接vcc时为只读模式，以保证数据不会被改写。

9、当前技术应用的不足之处如下：

10、(1)当前xip功能仅在spi通信的nor flash已实现，在24系列的eeprom上未实现，采用i2c接口访问方式的存储器与cpu内存接口不同，不能实现直接的数据转换。

11、(2)当前24系列eeprom存储器，在i2c总线上仅有一个存储颗粒时，地址引脚是多余的，因为不涉及到存储器的级联，所以只需要指定一个地址即可，无需做地址的选择，同时，cpu在使用外部程序存储器时，也不会使用数量一颗以上的存储器级联。这样就导致三个地址引脚的功能用不上。

技术实现思路

1、本发明要解决的技术问题是为了克服现有技术中在24系列的eeprom上未实现xip功能的缺陷，提供一种具备xip功能的24系列eeprom和电子设备。

2、本发明是通过下述技术方案来解决上述技术问题：

3、本发明提供一种具备xip功能的24系列eeprom，包括：重新定义后的引脚接口、mux模块、xip地址译码器、xip数据输出模块和存储阵列；

4、所述重新定义后的引脚接口包括使能引脚、时钟引脚和若干数据引脚；

5、所述使能引脚分别与每一所述mux模块的选择输入口电连接；

6、每一所述数据引脚与对应的一个所述mux模块的双向数据传输口电连接，每一所述mux模块的第一输出口分别与所述xip地址译码器的第一输入口电连接，每一所述mux模块的第一输入口分别与所述xip数据输出模块的数据输出口电连接；

7、所述xip地址译码器的输出口与所述存储阵列的第一输入口电连接，所述xip地址译码器的第二输入口与所述存储阵列的第一输出口电连接；

8、所述xip数据输出模块的数据输入口与所述存储阵列的第二输出口电连接，所述时钟引脚与所述xip数据输出模块的时钟输入口电连接；

9、所述重新定义后的引脚接口用于在24模式和xip模式之间进行切换，以及在xip模式下同时传输多个bit数据；

10、所述mux模块用于选择输入输出数据信号的处理方式；

11、所述xip地址译码器用于在xip模式下将接收到的数据转成并行地址送入所述存储阵列；

12、所述xip数据输出模块用于在xip模式下同时输出四路sda数据。

13、较佳地，所述重新定义后的引脚接口包括第一引脚、第二引脚、第三引脚、第五引脚、第六引脚和第七引脚；

14、所述第一引脚、所述第二引脚、所述第三引脚和所述第五引脚用作所述数据引脚，所述第六引脚用作所述时钟引脚，所述第七引脚用作所述使能引脚；

15、所述第一引脚用于在xip模式下输入第一地址信号以及输出第一数据信号；

16、所述第二引脚用于在xip模式下输入第二地址信号以及输出第二数据信号；

17、所述第三引脚用于在xip模式下输入第三地址信号以及输出第三数据信号；

18、所述第五引脚用于在xip模式下输入第四地址信号以及输出第四数据信号；

19、所述第六引脚用于在xip模式下输入时钟信号；

20、所述第七引脚用于输入xip/24模式使能信号。

21、较佳地，所述24系列eeprom还包括第四引脚、第八引脚、24模式地址译码器和24模式数据输出模块；

22、与所述第一引脚、所述第二引脚和所述第三引脚连接的所述mux模块通过第二传输口分别与所述24模式地址译码器的输入口电连接，所述24模式地址译码器的输出口与所述存储阵列的第二输入口电连接，

23、与所述第五引脚连接的所述mux模块通过第二传输口与所述24模式数据输出模块的第一输入输出口电连接，所述24模式数据输出模块的第二输入输出口与所述存储阵列的输入输出口电连接；

24、所述第六引脚还与所述24模式数据输出模块的时钟输入口电连接；

25、所述第一引脚还用于在24模式下输入第一地址信号；

26、所述第二引脚还用于在24模式下输入第二地址信号；

27、所述第三引脚还用于在24模式下输入第三地址信号；

28、所述第六引脚还用于在24模式下输入i2c总线数据的同步时钟；

29、所述第四引脚用于接地；

30、所述第八引脚用于连接芯片电源；

31、所述24模式地址译码器用于在24模式下接收地址转成并行地址送入所述存储阵列；

32、所述24模式数据输出模块用于在24模式下输出i2c总线的sda数据。

33、较佳地，所述24系列eeprom在通信协议中增加在xip模式下的消息应答方式。

34、较佳地，所述消息应答方式包括：发送方发送预设数量字节数据后，接收方返回一个确认信号。

35、较佳地，所述24系列eeprom在通信协议中增加在xip模式下的地址采样方式和数据输出方式。

36、较佳地，在xip模式下，所述24系列eeprom在所述时钟信号的上升沿采样地址，在所述时钟信号的下降沿发送数据。

37、较佳地，所述24系列eeprom采用xip通信帧，所述xip通信帧表征cpu向所述24系列eeprom发送代码的地址，所述24系列eeprom输出所述地址对应的数据。

38、较佳地，所述数据包括1字节位宽数据、2字节位宽数据和4字节位宽数据中的至少一种。

39、本发明还提供一种电子设备，包括前述的具备xip功能的24系列eeprom。

40、本发明的积极进步效果在于：在现有24系列eeprom的基础上，通过修改引脚接口的定义，通过同时传输多个bit数据增加数据通路的带宽以对齐cpu接口，从而实现xip功能，同时兼容现有24系列eeprom的功能和通信方式；同时，对芯片的设计方面和eeprom的存储原理没有做较大改动，降低了芯片设计方面的难度。