半导体结构及其制造方法与流程

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。

背景技术：

1、存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(random access memory，ram)可分为动态随机存取存储器(dynamic randomaccess memory，dram)与静态随机存取存储器(static random-access memory，sram)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。

2、存储单元通常包括电容器和晶体管，晶体管的漏极与位线相连、源极与电容器相连，存储单元的字线能够控制晶体管的沟道区的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

技术实现思路

1、本公开实施例提供一种半导体结构及其制造方法，至少有利于提高半导体结构的性能。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：第一基底，第一基底包括阵列区和外围区，阵列区的第一基底上具有多条沿第一方向延伸的位线；绝缘层，绝缘层覆盖第一基底表面；第二基底，第二基底位于位线和绝缘层上，第二基底包括多个位于阵列区的半导体柱和位于外围区的半导体层，半导体柱沿第一方向和第二方向排列，半导体柱的底部与位线电接触，在沿第一方向上，每一位线连接多个半导体柱；多条沿第二方向延伸的字线，字线位于相邻的半导体柱之间，且在沿第二方向上，每一字线覆盖多个半导体柱的部分侧壁；多个电容结构，每一电容结构的底部与一半导体柱的顶部表面电接触；多个栅极结构，栅极结构位于半导体层的部分表面。

3、在一些实施例中，在沿第二方向上，每一字线覆盖该字线两侧的多个半导体柱的部分侧壁。

4、在一些实施例中，在沿第二方向上，每一字线覆盖该字线一侧的多个半导体柱的部分侧壁。

5、在一些实施例中，第一基底表面具有位线沟槽，位线位于第一基底的位线沟槽内，绝缘层的顶部表面与位线的顶部表面齐平。

6、在一些实施例中，位线位于第一基底表面上，且绝缘层位于位线之间，绝缘层的顶部表面与位线的顶部表面齐平。

7、在一些实施例中，电容结构包括：接触结构，接触结构的底部与半导体柱的顶部表面电接触；电容，电容沿第三方向延伸，底部与接触结构的顶部电接触；栅极结构包括：栅介质层，栅介质层覆盖半导体层的部分表面；栅导电层，栅导电层位于栅介质层的表面；其中，接触结构的材料与栅导电层的材料相同。

8、在一些实施例中，还包括：第一隔离结构，第一隔离结构位于阵列区，且第一隔离结构填充半导体柱和字线之间的间隙；第二隔离结构，第二隔离结构位于外围区，且位于半导体层内；其中，第一隔离结构的材料与第二隔离结构的材料相同。

9、在一些实施例中，第一方向和第二方向为平行于第一基底表面的方向，且第一方向与第二方向相交，第一方向与第二方向的夹角范围为50°至70°。

10、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：提供第一基底，第一基底包括阵列区和外围区；形成多条沿第一方向延伸的位线，位线位于阵列区的第一基底上；形成绝缘层，绝缘层覆盖暴露出的第一基底表面；提供第二基底并将第一基底与第二基底键合，第二基底位于位线和绝缘层上；图形化第二基底，以形成多个位于阵列区的半导体柱和位于外围区的半导体层，半导体柱沿第一方向和第二方向排列，半导体柱的底部与位线电接触，在沿第一方向上，每一位线连接多个半导体柱；形成多条沿第二方向延伸的字线，字线位于相邻的半导体柱之间，且在沿第二方向上，每一字线覆盖多个半导体柱的部分侧壁；形成多个电容结构，每一电容结构的底部与一半导体柱的顶部表面电接触；形成多个栅极结构，栅极结构位于半导体层的部分表面。

11、在一些实施例中，形成多条沿第一方向延伸的位线，包括：形成导电层，导电层覆盖第一基底的表面；图形化导电层，以形成位线。

12、在一些实施例中，形成多条沿第一方向延伸的位线，包括：在第一基底内多条沿第一方向延伸的位线沟槽；在位线沟槽内填充导电层，以形成位线。

13、在一些实施例中，形成绝缘层后，还包括：平坦化绝缘层，以使绝缘层的顶部表面与位线的顶部表面齐平。

14、在一些实施例中，形成多条沿第二方向延伸的字线，包括：形成第一隔离结构，第一隔离结构填充半导体柱之间的间隙；沿第二方向去除部分高度的第一隔离结构，以形成多条沿第二方向延伸的字线沟槽；填充字线沟槽以形成字线，字线的顶部表面低于半导体柱的顶部表面；形成隔离层，隔离层覆盖字线的顶部表面且填充半导体柱之间的间隙。

15、在一些实施例中，在形成第一隔离结构的同时，还在外围区形成第二隔离结构，第二隔离结构位于半导体层内。

16、在一些实施例中，填充字线沟槽以形成字线，包括：在字线沟槽内填充字线材料，以形成沿第二方向延伸的初始字线；去除与多个半导体柱一侧侧壁接触的部分初始字线，保留与多个半导体柱另一侧侧壁接触的部分初始字线作为字线。

17、在一些实施例中，形成多个栅极结构包括：形成栅介质层，栅介质层覆盖半导体层的部分表面；形成栅导电层，栅导电层位于栅介质层表面。

18、在一些实施例中，形成多个电容结构包括：在外围区形成栅导电层的同时，在阵列区形成多个接触结构，接触结构的底部与半导体柱的顶部表面电接触；形成多个电容，电容沿第三方向延伸，电容的底部与接触结构的顶部电接触。

19、本公开实施例提供的技术方案至少具有以下优点：通过依次层叠的第一基底、绝缘层和第二基底可以用于构成soi结构，有利于实现半导体集成电路中元器件之间的介质隔离，消除半导体结构中的寄生闩锁效应；其中，第二基底包括多个位于阵列区的半导体柱和位于外围区的半导体层，即阵列区的半导体柱和外围区的半导体层均由第二基底构成，半导体柱和半导体层可以在同一工艺步骤中形成，以提高半导体结构的制造效率。半导体柱的底部连接位线，侧壁覆盖有字线，可以使半导柱构成垂直沟道的晶体管结构，有利于提高半导体结构的空间利用率，增加半导体结构的集成密度；此外，半导体柱与上方的电容结构可以构成存储单元，半导体层与上方的栅极结构可以构成对存储单元进行写入或者读取的驱动晶体管，以此构成的soi结构可以提高半导体结构的可靠性。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，在沿所述第二方向上，每一所述字线覆盖该所述字线两侧的多个所述半导体柱的部分侧壁。

3.根据权利要求1所述的半导体结构，其特征在于，在沿所述第二方向上，每一所述字线覆盖该所述字线一侧的多个所述半导体柱的部分侧壁。

4.根据权利要求1所述的半导体结构，其特征在于，所述第一基底表面具有位线沟槽，所述位线位于所述第一基底的所述位线沟槽内，所述绝缘层的顶部表面与所述位线的顶部表面齐平。

5.根据权利要求1所述的半导体结构，其特征在于，所述位线位于所述第一基底表面上，且所述绝缘层位于所述位线之间，所述绝缘层的顶部表面与所述位线的顶部表面齐平。

6.根据权利要求1所述的半导体结构，其特征在于，所述电容结构包括：

7.根据权利要求1所述的半导体结构，其特征在于，还包括：

8.根据权利要求1所述的半导体结构，其特征在于，所述第一方向和所述第二方向为平行于所述第一基底表面的方向，且所述第一方向与所述第二方向相交，所述第一方向与所述第二方向的夹角范围为50°至70°。

9.一种半导体结构的制造方法，其特征在于，包括：

10.根据权利要求9所述的半导体结构的制造方法，其特征在于，形成多条沿所述第一方向延伸的所述位线，包括：

11.根据权利要求9所述的半导体结构的制造方法，其特征在于，形成多条沿所述第一方向延伸的所述位线，包括：

12.根据权利要求9～11任一项所述的半导体结构的制造方法，其特征在于，形成所述绝缘层后，还包括：平坦化所述绝缘层，以使所述绝缘层的顶部表面与所述位线的顶部表面齐平。

13.根据权利要求9所述的半导体结构的制造方法，其特征在于，形成多条沿所述第二方向延伸的所述字线，包括：

14.根据权利要求13所述的半导体结构的制造方法，其特征在于，在形成所述第一隔离结构的同时，还在所述外围区形成第二隔离结构，所述第二隔离结构位于所述半导体层内。

15.根据权利要求13所述的半导体结构的制造方法，其特征在于，填充所述字线沟槽以形成所述字线，包括：

16.根据权利要求9所述的半导体结构的制造方法，其特征在于，形成多个所述栅极结构包括：形成栅介质层，所述栅介质层覆盖所述半导体层的部分表面；

17.根据权利要求16所述的半导体结构的制造方法，其特征在于，形成多个所述电容结构包括：

技术总结本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：具有阵列区和外围区的第一基底，阵列区的第一基底上具有多条沿第一方向延伸的位线；绝缘层，绝缘层覆盖第一基底表面；位于位线和绝缘层上的第二基底，第二基底包括多个位于阵列区的半导体柱和位于外围区的半导体层，半导体柱的底部与位线电接触，每一位线连接多个半导体柱；多条沿第二方向延伸的字线，字线位于相邻的半导体柱之间，每一字线覆盖多个半导体柱的部分侧壁；多个电容结构，每一电容结构的底部与一半导体柱的顶部表面电接触；多个栅极结构，栅极结构位于半导体层的部分表面。本公开实施例提供的半导体结构及其制造方法有利于提高半导体结构的性能。技术研发人员：赵亮,杨丹丹受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/29