半导体器件的制作方法

背景技术：

1、本公开涉及一种半导体器件。

2、下面列出一种公开的技术。

3、[专利文献1]日本未审查专利申请公开第2021-9865号

4、例如，专利文献1描述一种半导体器件。专利文献1中描述的半导体器件包括半导体衬底、多个布线和多个层间介电膜。半导体衬底具有主表面。多个布线堆叠在主表面上。沟槽在主表面上形成。介电膜被嵌入在沟槽中。

5、在主表面的法线方向上离主表面最远的布线被定义为最上层布线。层间介电膜被插入两个相邻布线之间。层间介电膜也被插入主表面的法线方向上最靠近主表面的布线和主表面之间。

技术实现思路

1、在专利文献1中描述的半导体器件中，裂纹可以出现在最上层布线的布线部分的端部附近的层间介电膜中，并且裂纹可在层间介电膜中朝向沟槽延伸。从本说明书和附图的描述中，其它目的和新颖特征将变得显而易见。

2、本公开的半导体器件包括具有第一主表面和作为第一主表面的相对表面的第二主表面的半导体衬底、沿作为第一主表面的法线方向的第一方向堆叠在第一主表面上的多个层间介电膜以及多个布线。朝向第二主表面凹陷的沟槽形成在第一主表面上。沟槽包括在与第一方向正交的第二方向上延伸的直线部分。多个层间介电膜包括在第一方向上离第一主表面最远的第一层间介电膜，以及在第一方向上与第一层间介电膜接触的第二层间介电膜。多个布线包括设置在第一层间介电膜上的第一布线和设置在第二层间介电膜上以便被第一层间介电膜覆盖的第二布线。第一布线包括第一布线部分。在与第一方向和第二方向正交的第三方向上，第一布线部分包括第一端和作为第一端的相对端的第二端。第二布线包括第二布线部分。在第三方向上，第二布线部分包括第三端和作为第三端的相对端的第四端。直线部分与第三方向上的第一端之间的距离比直线部分与第三方向上的第二端之间的距离小，并且为作为第一布线的厚度的第一厚度的0.5倍或小于0.5倍。第三方向上的第一端与第三端之间的距离比第三方向上的第一端与第四端之间的距离小，并且比第一厚度的0.5倍大。

3、根据本公开的半导体器件，可以抑制裂纹在第一布线部分附近在层间介电膜中延伸。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，

3.根据权利要求1所述的半导体器件，

4.根据权利要求1所述的半导体器件，

5.根据权利要求1所述的半导体器件，

6.根据权利要求1所述的半导体器件，

7.根据权利要求6所述的半导体器件，

8.根据权利要求1所述的半导体器件，

9.根据权利要求1所述的半导体器件，

10.根据权利要求1所述的半导体器件，包括被嵌入在所述沟槽中的介电膜。

11.根据权利要求10所述的半导体器件，

12.根据权利要求10所述的半导体器件，

13.根据权利要求1所述的半导体器件，包括：

技术总结一种半导体器件，包括：具有第一主表面和第二主表面的半导体衬底、多个层间介电膜和堆叠在第一主表面上的多个布线层。多个层间介电膜中的每个层间介电膜插入多个布线层中的两个相邻布线层之间以及在第一方向上最靠近第一主表面的多个布线层中的一个布线层与第一主表面之间。朝向第二主表面凹陷的沟槽形成在第一主表面上。沟槽包括沿第二方向延伸的直线部分。多个布线层具有在第一方向上离第一主表面最远的第一布线层和在第一方向上与第一布线层相邻的离第一主表面最远的第二布线层。技术研发人员：山本有纪,有江宽之受保护的技术使用者：瑞萨电子株式会社技术研发日：技术公布日：2024/9/12