电容阵列的失调电压校准电路的制作方法

本发明涉及集成电路领域，更具体地涉及一种电容阵列的失调电压校准电路。

背景技术：

1、在模拟电路中数模转换器起到重要的桥接作用，其中sar adc(successiveapproximation register，逐次逼近adc)电路的应用最为广泛。sar adc的结构有电阻-电阻类型、电容-电阻类型、电容-电容类型。其中，在模拟电路的商业应用领域，线纯电容阵列(电容-电容)的sar adc通常精度在12bit及以下。12bit的adc可以通过版图的优化匹配来保证电容的失配以满足设计要求，在此情况下，整个系统的失调电压值是12bit sar adc的考虑重点。单端的输入范围为差分输入的一半，所以失调电压的校准范围也要为差分输入的一半。市面上常见的拥有失调电压校准的电路往往只满足单端输入或者差分输入，且逻辑复杂，校准精度低。

2、因此，有必要提供一种改进的电容阵列的失调电压校准电路来克服上述缺陷。

技术实现思路

1、本发明的目的是提供一种电容阵列的失调电压校准电路，本发明的失调电压校准电路可在一个电路结构中同时实现单端输入和差分输入的失调电压校准，简化了电路校准电路结构，且提高了失调电压的校准精度。

2、为实现上述目的，本发明提供了一种电容阵列的失调电压校准电路，包括结构完全对称的p端阵列与n端阵列，p端阵列、n端阵列分别包括主电容阵列与副电容阵列，p端阵列的主电容阵列包括k个第一电容，p端阵列的副电容阵列包括m个第二电容，k个第一电容与m个第二电容的一极板共同连接形成p端；n端阵列的主电容阵列包括k个第一电容，n端阵列的副电容阵列包括m个第二电容，n端阵列中的k个第一电容与m个第二电容的一极板共同连接形成n端；其中，p端阵列中的k-1个第一电容的电容值成等比例数列排列，公比为1/2，且第1个第一电容的电容值为ct/2，第k个第一电容的电容值与第k-1个第一电容的电容值相同；p端阵列中的m-1个第二电容的电容值成等比例数列排列，公比为1/2，且第1个第二电容的电容值为cc/2，第m个第二电容的电容值与第m-1个第二电容的电容值相同；外部共模电压分别输入p端与n端；各个电容的另一极板均可选择地接地或连接参考电源；当所述主电容阵列的输入为单端输入时，所述失调电压校准电路的初始状态被设置为：p端阵列的第1个第二电容的另一极板与参考电源连接，p端阵列的其它所有电容的另一极板均接地，在初始状态基础上依次改变p端阵列的第1个第二电容至第m-1个第二电容的另一极板的连接方式以校准整个电容阵列的失调电压；当所述主电容阵列的输入为双端输入时，所述失调电压校准电路的初始状态被设置为：p端阵列的第1个第二电容的另一极板与参考电源连接，p端阵列的其它电容的另一极板均接地，n端阵列的第1个第二电容的另一极板接地，n端阵列的其它电容的另一极板均连接参考电源，在初始状态基础上依次改变p端阵列与n端阵列的第1个第二电容至第m-1个第二电容的另一极板的连接方式以校准整个电容阵列的失调电压，且所述p端阵列中对应的第二电容的另一极板的连接方式与n端阵列中对应的第二电容的另一极板的连接方式相反；其中，ct与cc为按要求设计的电容值常数，k与m均为大于1的自然数。

3、较佳地，当所述主电容阵列的输入为单端输入时，从初始状态开始，通过外接比较器对比p端电压与n端电压的大小，当p端电压大于n端电压时，p端阵列的第1个第二电容的另一极板接地，从第2个第二电容至第m-1个第二电容的另一极板依次连接参考电源，且同时p端阵列的其它第二个电容的另一极板接地，获得m-1个p端电压，并与n端电压完成m-1次电压值的比较，并获得m-1个对比结果。

4、较佳地，当所述主电容阵列的输入为单端输入时，从初始状态开始，通过外接比较器对比p端电压与n端电压的大小，当p端电压小于n端电压时，p端阵列的第1个第二电容的另一极板连接参考电源，从第2个第二电容至第m-1个第二电容的另一极板依次连接参考电源，获得m-1个p端电压，并与n端电压完成m-1次电压值的比较，获得m-1个对比结果。

5、较佳地，当所述主电容阵列的输入为双端输入时，从初始状态开始，通过外接比较器对比p端电压与n端电压的大小，当p端电压大于n端电压时，p端阵列的第1个第二电容的另一极板接地，从第2个第二电容至第m-1个第二电容的另一极板依次连接参考电源，且同时p端阵列的其它第二个电容的另一极板接地；n端阵列的第1个第二电容的另一极板连接参考电源，从第2个第二电容至第m-1个第二电容的另一极板依次接地，且同时n端阵列的其它第二个电容的另一极板连接参考电源；p端阵列对应的第二电容与n端阵列对应的第二电容的另一极板的连接方式同步进行变化；p端与n端的电压完成m-1次电压值的比较，并获得m-1个对比结果。

6、较佳地，当所述主电容阵列的输入为双端输入时，从初始状态开始，通过外接比较器对比p端电压与n端电压的大小，当p端电压小于n端电压时，p端阵列的第1个第二电容的另一极板连接参考电源，从第2个第二电容至第m-1个第二电容的另一极板依次连接参考电源；n端阵列的第1个第二电容的另一极板接地，n端阵列从第2个第二电容至第m-1个第二电容的另一极板依次接地且同时其它第二个电容的另一极板连接参考电源；p端阵列对应的第二电容与n端阵列对应的第二电容的另一极板的连接方式同步进行m-1次变化；p端与n端的电压完成m-1次电压值的比较，并获得m-1个对比结果。

7、较佳地，按m-1个对比结果确定所述p端阵列与n端阵列的m-1个第二电容的另一极板接地或连接参考电源。

8、较佳地，所述p端阵列与n端阵列的第m个第二电容的另一极板保持初始状态的连接方式。

9、与现有技术相比，本发明的电容阵列的失调电压校准电路通过改变同一电路结构中各个副电容阵列的所有第二电容的另一极板的连接方式，以计算出在主电容阵列的输入为单端输入或双端输入时存在的失调电压的电压值，再在电容阵列的工作采样过程中，按单端输入和双端输入计算获得的失调电压的电压值对应调整在改变在单端输入和双端输入时各个副电容阵列中对应的第二电容的另一极板的连接方式，进而在单端输入和双端输入时均能消除电容阵列中的失调电压；因此，本发明的电容阵列的失调电压校准电路可在一个电路结构中实现对单端输入和双端输入时的失调电压的同时校准，简化了失调电压校准电路的结构，提高了校准精度。

10、通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。

技术特征：

1.一种电容阵列的失调电压校准电路，包括结构完全对称的p端阵列与n端阵列，p端阵列、n端阵列分别包括主电容阵列与副电容阵列，p端阵列的主电容阵列包括k个第一电容，p端阵列的副电容阵列包括m个第二电容，k个第一电容与m个第二电容的一极板共同连接形成p端；n端阵列的主电容阵列包括k个第一电容，n端阵列的副电容阵列包括m个第二电容，n端阵列中的k个第一电容与m个第二电容的一极板共同连接形成n端；其特征在于，p端阵列中的k-1个第一电容的电容值成等比例数列排列，公比为1/2，且第1个第一电容的电容值为ct/2，第k个第一电容的电容值与第k-1个第一电容的电容值相同；p端阵列中的m-1个第二电容的电容值成等比例数列排列，公比为1/2，且第1个第二电容的电容值为cc/2，第m个第二电容的电容值与第m-1个第二电容的电容值相同；外部共模电压分别输入p端与n端；各个电容的另一极板均可选择地接地或连接参考电源；当所述主电容阵列的输入为单端输入时，所述失调电压校准电路的初始状态被设置为：p端阵列的第1个第二电容的另一极板与参考电源连接，p端阵列的其它所有电容的另一极板均接地，在初始状态基础上依次改变p端阵列的第1个第二电容至第m-1个第二电容的另一极板的连接方式以校准整个电容阵列的失调电压；当所述主电容阵列的输入为双端输入时，所述失调电压校准电路的初始状态被设置为：p端阵列的第1个第二电容的另一极板与参考电源连接，p端阵列的其它电容的另一极板均接地，n端阵列的第1个第二电容的另一极板接地，n端阵列的其它电容的另一极板均连接参考电源，在初始状态基础上依次改变p端阵列与n端阵列的第1个第二电容至第m-1个第二电容的另一极板的连接方式以校准整个电容阵列的失调电压，且所述p端阵列中对应的第二电容的另一极板的连接方式与n端阵列中对应的第二电容的另一极板的连接方式相反；其中，ct与cc为按要求设计的电容值常数，k与m均为大于1的自然数。

2.如权利要求1所述的电容阵列的失调电压校准电路，其特征在于，当所述主电容阵列的输入为单端输入时，从初始状态开始，通过外接比较器对比p端电压与n端电压的大小，当p端电压大于n端电压时，p端阵列的第1个第二电容的另一极板接地，从第2个第二电容至第m-1个第二电容的另一极板依次连接参考电源，且同时p端阵列的其它第二个电容的另一极板接地，获得m-1个p端电压，并与n端电压完成m-1次电压值的比较，并获得m-1个对比结果。

3.如权利要求1所述的电容阵列的失调电压校准电路，其特征在于，当所述主电容阵列的输入为单端输入时，从初始状态开始，通过外接比较器对比p端电压与n端电压的大小，当p端电压小于n端电压时，p端阵列的第1个第二电容的另一极板连接参考电源，从第2个第二电容至第m-1个第二电容的另一极板依次连接参考电源，获得m-1个p端电压，并与n端电压完成m-1次电压值的比较，获得m-1个对比结果。

4.如权利要求2或3任意一项所述的电容阵列的失调电压校准电路，其特征在于，按m-1个对比结果确定所述p端阵列的m-1个第二电容的另一极板接地或连接参考电源。

5.如权利要求2或3任意一项所述的电容阵列的失调电压校准电路，其特征在于，所述第m个第二电容的另一极板保持初始状态不变。

6.如权利要求1所述的电容阵列的失调电压校准电路，其特征在于，当所述主电容阵列的输入为双端输入时，从初始状态开始，通过外接比较器对比p端电压与n端电压的大小，当p端电压大于n端电压时，p端阵列的第1个第二电容的另一极板接地，从第2个第二电容至第m-1个第二电容的另一极板依次连接参考电源，且同时p端阵列的其它第二个电容的另一极板接地；n端阵列的第1个第二电容的另一极板连接参考电源，从第2个第二电容至第m-1个第二电容的另一极板依次接地，且同时n端阵列的其它第二个电容的另一极板连接参考电源；p端阵列对应的第二电容与n端阵列对应的第二电容的另一极板的连接方式同步变化；p端与n端的电压完成m-1次电压值的比较，并获得m-1个对比结果。

7.如权利要求1所述的电容阵列的失调电压校准电路，其特征在于，当所述主电容阵列的输入为双端输入时，从初始状态开始，通过外接比较器对比p端电压与n端电压的大小，当p端电压小于n端电压时，p端阵列的第1个第二电容的另一极板连接参考电源，从第2个第二电容至第m-1个第二电容的另一极板依次连接参考电源；n端阵列的第1个第二电容的另一极板接地，n端阵列从第2个第二电容至第m-1个第二电容的另一极板依次接地且同时其它第二个电容的另一极板连接参考电源；p端阵列对应的第二电容与n端阵列对应的第二电容的另一极板的连接方式同步进行m-1次变化；p端与n端的电压完成m-1次电压值的比较，并获得m-1个对比结果。

8.如权利要求6或7任意一项所述的电容阵列的失调电压校准电路，其特征在于，按m-1个对比结果确定所述p端阵列与n端阵列的m-1个第二电容的另一极板接地或连接参考电源。

9.如权利要求6或7任意一项所述的电容阵列的失调电压校准电路，其特征在于，所述p端阵列与n端阵列的第m个第二电容的另一极板保持初始状态的连接方式。

技术总结本发明公开了一种电容阵列的失调电压校准电路，包括结构完全对称的P端阵列与N端阵列，P端阵列、N端阵列分别包括主电容阵列与副电容阵列；P端阵列的主电容阵列包括K个第一电容，P端阵列的副电容阵列包括M个第二电容，K个第一电容与M个第二电容的一极板共同连接形成P端；外部共模电压分别输入P端与N端；各个电容的另一极板均可选择地接地或连接参考电源。本发明的失调电压校准电路可在一个电路结构中同时实现单端输入和差分输入的失调电压校准，简化了电路校准电路结构，且提高了失调电压的校准精度。技术研发人员：汪伦,郭向阳受保护的技术使用者：四川和芯微电子股份有限公司技术研发日：技术公布日：2024/9/17