半导体器件及其形成方法与流程

本申请的实施例涉及半导体器件及其形成方法。

背景技术：

1、半导体集成电路(ic)工业经历了指数级增长。ic材料和设计中的技术进步已经产生了多代ic，其中每一代都具有比上一代更小且更复杂的电路。在ic发展的过程中，功能密度(即，每芯片区的互连器件的数量)普遍增大，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。

2、这样的缩小也增加了处理和制造ic的复杂性。例如，随着集成电路(ic)技术朝着更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极-沟道耦合、减小截止状态电流以及减小短沟道效应(sce)来改进栅极控制。多栅极器件通常是指具有设置在沟道区域的多于一侧上方的栅极结构或其部分的器件。鳍状场效应晶体管(finfet)和多桥沟道(mbc)晶体管是多栅极器件的实例，多栅极器件已经成为用于高性能和低泄漏应用的流行和有前途的候选器件。finfet具有在多于一侧上由栅极包裹的升高沟道(例如，栅极包裹半导体材料的从衬底延伸的“鳍”的顶部和侧壁)。mbc晶体管具有可以部分或完全在沟道区域周围延伸以提供在两侧或多侧上对沟道区域的访问的栅极结构。因为其栅极结构围绕沟道区域，所以mbc晶体管也可以称为环绕栅晶体管(sgt)或全环栅(gaa)晶体管。mbc晶体管的沟道区域可以由纳米线、纳米片、其它纳米结构和/或其它合适的结构形成。沟道区域的形状也赋予mbc晶体管可选名称，诸如纳米片晶体管或纳米线晶体管。

3、随着半导体工业进一步发展至亚10纳米(nm)技术工艺节点，以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战已经导致堆叠器件结构配置，诸如互补场效应晶体管(c-fet)，其中n型多栅极晶体管和p型多栅极晶体管一个在另一个上方垂直堆叠。n型多栅极晶体管的源极/漏极部件有时通过接触蚀刻停止层和形成在c-fet的源极/漏极部件中的下部一个上方的层间介电层的组合与p型多栅极晶体管的源极/漏极部件隔离。虽然c-fet的源极/漏极部件中的下部一个和c-fet的源极/漏极部件中的上部一个之间的现有隔离结构通常是足够的，但是它们并不是在所有方面都令人满意。

技术实现思路

1、本申请的一些实施例提供了一种形成半导体器件的方法，包括：接收工件，所述工件包括：鳍形结构，包括沟道区域和邻近所述沟道区域的源极/漏极区域，其中，所述鳍形结构包括位于衬底上方的第一半导体堆叠件和位于所述第一半导体堆叠件上方的第二半导体堆叠件；以及栅极堆叠件，位于所述沟道区域上方；使所述源极/漏极区域凹进以形成源极/漏极沟槽；在所述源极/漏极沟槽中形成耦合至所述第一半导体堆叠件的第一源极/漏极部件；在所述第一源极/漏极部件上方沉积第一接触蚀刻停止层(cesl)和第一层间介电(ild)层；在所述工件上方沉积绝缘层，所述绝缘层包括位于所述第一层间介电层上的水平部分和沿所述第二半导体堆叠件的侧壁表面延伸的垂直部分，其中，所述水平部分的厚度大于所述垂直部分的厚度；去除所述绝缘层的所述垂直部分；在所述绝缘层的所述水平部分上形成第二源极/漏极部件；以及在所述第二源极/漏极部件上方沉积第二接触蚀刻停止层和第二层间介电层。

2、本申请的另一些实施例提供了一种形成半导体器件的方法，包括：在底部外延源极/漏极部件上方沉积接触蚀刻停止层(cesl)和层间介电(ild)层，其中，所述底部外延源极/漏极部件形成在源极/漏极沟槽的底部部分中；回蚀所述接触蚀刻停止层和所述层间介电层以暴露所述源极/漏极沟槽的顶部部分；实施等离子体增强原子层沉积工艺(peald)以在所述源极/漏极沟槽上方形成绝缘层，其中，所述绝缘层包括非均匀的沉积厚度，并且包括与所述层间介电层直接接触的第一部分和沿所述源极/漏极沟槽的所述顶部部分的侧壁表面延伸的第二部分；去除所述绝缘层的所述第二部分；以及在所述绝缘层的所述第二部分上和所述源极/漏极沟槽的所述顶部部分中形成顶部外延源极/漏极部件。

3、本申请的又一些实施例提供了一种半导体器件，包括：衬底；下部源极/漏极部件，设置在所述衬底上方；第一多个纳米结构，耦合至所述下部源极/漏极部件；第一栅极结构，包裹所述第一多个纳米结构的每个；接触蚀刻停止层(cesl)和层间介电(ild)层，位于所述下部源极/漏极部件上方；绝缘层，位于所述接触蚀刻停止层和所述层间介电层上方并且与所述接触蚀刻停止层和所述层间介电层接触，其中，所述绝缘层的氮浓度与硅浓度的比率大于所述接触蚀刻停止层的氮浓度与硅浓度的比率；上部源极/漏极部件，位于所述绝缘层上方；第二多个纳米结构，耦合至所述上部源极/漏极部件；以及第二栅极结构，包裹所述第二多个纳米结构的每个。

技术特征：

1.一种形成半导体器件的方法，包括：

2.根据权利要求1所述的方法，其中，沉积所述绝缘层包括实施等离子体增强原子层沉积工艺。

3.根据权利要求1所述的方法，其中，所述绝缘层包括氮化硅，所述第一接触蚀刻停止层包括氮化硅，并且所述绝缘层的氮浓度与硅浓度的比率与所述第一接触蚀刻停止层的氮浓度与硅浓度的比率不同。

4.根据权利要求3所述的方法，其中，所述绝缘层的氮浓度与硅浓度的比率在约1.7和约1.9之间的范围内。

5.根据权利要求1所述的方法，其中，在所述工件上方沉积所述绝缘层还直接在所述栅极堆叠件上方形成顶部部分，并且所述顶部部分的厚度大于所述垂直部分的厚度。

6.根据权利要求1所述的方法，其中，去除所述绝缘层的所述垂直部分包括：

7.根据权利要求6所述的方法，其中，实施所述第二蚀刻工艺还蚀刻所述绝缘层的所述水平部分，并且所述第二蚀刻工艺的蚀刻剂以第一速率蚀刻所述绝缘层的所述水平部分，并且以第二速率蚀刻所述绝缘层的所述垂直部分的所述下部部分，所述第二速率大于所述第一速率。

8.根据权利要求1所述的方法，其中，所述第一半导体堆叠件包括与第一多个牺牲层交错的第一多个沟道层，并且所述第二半导体堆叠件包括与第二多个牺牲层交错的第二多个沟道层，并且所述方法还包括：

9.一种形成半导体器件的方法，包括：

10.一种半导体器件，包括：

技术总结提供了半导体结构及其形成方法。示例性方法包括：在形成在源极/漏极沟槽的底部部分中的底部外延源极/漏极部件上方沉积接触蚀刻停止层(CESL)和层间介电(ILD)层；回蚀CESL和ILD层以暴露源极/漏极沟槽的顶部部分；实施等离子体增强原子层沉积工艺(PEALD)以在源极/漏极沟槽上方形成绝缘层，其中绝缘层包括非均匀的沉积厚度，并且包括与ILD层直接接触的第一部分以及沿源极/漏极沟槽的顶部部分的侧壁表面延伸的第二部分。方法也包括：去除绝缘层的第二部分；以及在绝缘层的第二部分上和源极/漏极沟槽中形成顶部外延源极/漏极部件。本申请的实施例还涉及半导体器件及其形成方法。技术研发人员：谢宛蓁,吴振诚,郭玳榕受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/9/29