半导体器件中的片上电容器及其形成方法与流程

背景技术：

1、本公开的实施例涉及半导体器件及其制造方法。

2、集成电路技术允许在硅管芯上创建多种类型的器件。最常见的器件是晶体管、二极管、电阻器或电容器。电容器是在半导体器件中用于存储电荷的元件。电容器包括两个由绝缘材料隔开的导电板。电容器用于诸如电子滤波器、模数转换器、存储器件、控制应用以及许多其他类型的半导体器件应用之类的应用中。

3、各种类型的电容器设计已被用于集成片上电容器中以减小电容器所占据的管芯面积并增加电容密度，所述电容器设计包括例如金属-绝缘体-金属(mim)电容器、金属-氧化物-金属(mom)电容器、金属-氧化物-半导体(mos)电容器、金属边缘电容器、沟槽电容器和结电容器，仅举几例。

技术实现思路

1、本文公开了半导体器件及其形成方法的实施例。

2、在一个示例中，一种半导体器件包括：至少一个电介质层对，其包括第一电介质层和与第一电介质层不同的第二电介质层；与至少一个电介质层对接触的层间电介质(ild)层；以及一个或多个电容器，每个电容器垂直延伸穿过ild层并与至少一个电介质层对接触。

3、在另一示例中，一种三维(3d)存储器件包括半导体层、在半导体层的一侧上的存储堆叠层、以及设置在3d存储器件的在存储堆叠层外部的外围区域中的多个第一触点。存储堆叠层包括多个导电/电介质层对，每个导电/电介质层对包括导电层和第一电介质层。

4、在又一示例中，公开了一种用于形成3d存储器件的方法。在衬底上方形成电介质堆叠层。电介质堆叠层包括多个电介质层对，每个电介质层对包括第一电介质层和不同于第一电介质层的第二电介质层。蚀刻电介质堆叠层以在器件区域中形成阶梯结构，在外围区域中留下至少一个电介质层对。在外围区域中的至少一个电介质层对上形成ild层。在至少一个电介质层对上方形成与之接触的多个第一触点，每个第一触点垂直延伸穿过ild层。

技术特征：

1.一种用于形成三维(3d)存储器件的方法，包括：

2.根据权利要求1所述的方法，其中，形成所述堆叠结构包括：

3.根据权利要求2所述的方法，其中，蚀刻所述电介质堆叠层包括：

4.根据权利要求3所述的方法，其中，所述第一数量大于所述第二数量。

5.根据权利要求2所述的方法，其中，所述第一堆叠结构包括多个第一电介质层对，每个所述第一电介质层对包括所述第一电介质层在所述器件区域中的一部分和所述第二电介质层在所述器件区域的一部分，所述第二堆叠结构包括至少一个所述电介质层对，所述电介质层对包括所述第一电介质层在所述外围区域中的一部分和所述第二电介质层在所述外围区域的一部分。

6.根据权利要求5所述的方法，其中，还包括：用导电层替换所述器件区域的所述第一堆叠结构的所述第二电介质层。

7.根据权利要求6所述的方法，其中，还包括：形成多个第二触点，每个所述第二触点对应连接一个所述阶梯结构处相应的一个导电层。

8.根据权利要求7所述的方法，其中，所述第一触点和第二触点在相同工艺中形成。

9.根据权利要求2所述的方法，其中，所述ild层部分位于所述阶梯结构上，且部分位于所述第一堆叠结构和所述第二堆叠结构之间。

10.根据权利要求1所述的方法，其中，所述ild层的厚度大于或等于所述第一堆叠结构的厚度。

11.根据权利要求1所述的方法，其中，还包括：在所述ild层上形成互连层，所述互连层和第一触点连接。

12.根据权利要求1所述的方法，其中，还包括：在所述第二堆叠结构的第二侧形成半导体层，所述第二侧与所述第一侧相对。

13.根据权利要求1所述的方法，其中，所述第一触点沿第三方向延伸，所述第三方向与所述第一方向和第二方向垂直。

14.根据权利要求1所述的方法，其中，所述第一触点包括导电材料。

15.一种用于形成三维(3d)存储器件的方法，所述方法包括：

16.根据权利要求15所述的方法，其中，所述外围区域在所述3d存储器件的边缘处，所述3d存储器件的接触焊盘设置在所述边缘中。

17.根据权利要求15所述的方法，其中，还包括：

18.根据权利要求15所述的方法，其中，还包括：

19.根据权利要求18所述的方法，其中，所述多个第一触点连接至所述外围电路中的至少一个。

20.根据权利要求17所述的方法，其中，所述第一触点沿第三方向延伸，所述第三方向与所述第一方向和第二方向垂直。

技术总结公开了半导体器件及其形成方法的实施例。在示例中，半导体器件包括：至少一个电介质层对，其包括第一电介质层和不同于第一电介质层的第二电介质层；与该至少一个电介质层对接触的层间电介质(ILD)层；以及一个或多个电容器，所述一个或多个电容器中的每个垂直延伸穿过ILD层并与至少一个电介质层对接触。技术研发人员：薛磊,刘威,陈亮受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/11/4