功率器件及制备方法、功率模块、功率转换电路和车辆与流程

本发明涉及半导体，尤其涉及一种功率器件及制备方法、功率模块、功率转换电路和车辆。

背景技术：

1、碳化硅沟槽型金属-氧化物场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)制备的功率器件具有导通电阻小、可高速运行且开关损耗低等优点，是下一代碳化硅功率器件的发展方向。

2、在一般的单沟槽结构的功率器件中，最大电场集中在沟槽型栅极结构的底部，因此长期可靠性一直是个问题。在相关技术中，对于n沟槽mosfet功率器件来说，通过在沟槽型栅极结构的一个侧壁和底部的很大一部分嵌入p+阱区，沟槽型栅极结构的底部的最大电场转移到p+阱底部，缓和了沟槽型栅极结构底部的介质层高电场，但是这种结构的功率器件牺牲了沟槽型栅极结构一个侧壁所在位置的沟道，从而导致mosfet功率器件的性能不佳。

技术实现思路

1、本发明提供了一种功率器件及制备方法、功率模块、功率转换电路和车辆，以缓和沟槽型栅极结构底部的介质层高电场，增加沟道面积。

2、根据本发明的一方面，提供了一种功率器件，包括：

3、衬底；

4、外延层，外延层远离衬底的一侧至少设置有漂移区、阱区和掺杂区；阱区的导电类型和漂移区的导电类型相反；阱区包括第一阱区和第二阱区，掺杂区至少包括第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区的导电类型和漂移区的导电类型相同；

5、沟槽型栅极结构，沟槽型栅极结构位于外延层远离衬底的一侧，沟槽型栅极结构包括第一侧壁、第二侧壁和底部，第一侧壁和第二侧壁相对设置，底部连接第一侧壁和第二侧壁；第一侧壁与第一阱区和第一掺杂区接触，第一掺杂区位于第一阱区远离漂移区的一侧；第二侧壁与第二掺杂区接触，底部与第二阱区接触，第二掺杂区位于第二阱区远离漂移区的一侧；

6、源极，源极至少和第一掺杂区以及第二掺杂区接触；

7、漏极，漏极位于衬底远离外延层的一侧。

8、可选地，掺杂区还包括第三掺杂区；

9、第三掺杂区和源极连接，第三掺杂区和第一掺杂区连接，第三掺杂区和第二掺杂区连接；

10、第三掺杂区的导电类型和漂移区的导电类型相反。

11、可选地，源极包括平面源极结构；

12、第三掺杂区位于第一阱区远离漂移区的一侧。

13、可选地，源极包括沟槽源极结构；

14、第三掺杂区位于第一掺杂区远离沟槽型栅极结构的一侧，至少经过第一阱区和漂移区接触；第三掺杂区的在衬底指向外延层的方向的尺寸大于沟槽型栅极结构和第二阱区的尺寸之和；

15、沟槽源极结构贯穿掺杂区和漂移区接触，且沟槽源极结构的底部设置有肖特基接触。

16、可选地，外延层还设置有电流传导区；

17、电流传导区位于第一阱区和漂移区之间，且和第二阱区接触；

18、电流传导区的导电类型和漂移区的导电类型相同，电流传导区的掺杂浓度大于漂移区的掺杂浓度。

19、可选地，第一掺杂区包括第一子掺杂区和第二子掺杂区；

20、第二子掺杂区的掺杂浓度小于第一子掺杂区的掺杂浓度；

21、第二子掺杂区位于第一阱区和第一子掺杂区之间。

22、可选地，第一阱区包括第一子阱区和第二子阱区；

23、第二子阱区的掺杂浓度大于第一子阱区的掺杂浓度；

24、第一子阱区位于第二子阱区和第一掺杂区之间。

25、可选地，第二子阱区的厚度小于第一子阱区的厚度。

26、可选地，衬底包括碳化硅衬底，外延层包括碳化硅外延层；或者，衬底包括氮化镓衬底，外延层包括氮化镓外延层。

27、根据本发明的另一方面，提供了一种功率器件的制备方法，包括：

28、提供衬底；

29、在衬底的一侧形成外延层，其中，外延层远离衬底的一侧至少设置有漂移区、阱区和掺杂区；阱区的导电类型和漂移区的导电类型相反；阱区包括第一阱区和第二阱区，掺杂区至少包括第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区的导电类型和漂移区的导电类型均相同；

30、在外延层远离衬底的一侧形成沟槽型栅极结构，其中，沟槽型栅极结构位于外延层远离衬底的一侧，沟槽型栅极结构包括第一侧壁、第二侧壁和底部，第一侧壁和第二侧壁相对设置，底部连接第一侧壁和第二侧壁；第一侧壁与第一阱区和第一掺杂区接触，第一掺杂区位于第一阱区远离漂移区的一侧；第二侧壁与第二掺杂区接触，底部与第二阱区接触，第二掺杂区位于第二阱区远离漂移区的一侧；

31、形成至少和第一掺杂区以及第二掺杂区接触的源极；

32、在衬底远离外延层的一侧形成漏极。

33、可选地，在外延层形成第一掺杂区和第二掺杂区时还包括：

34、在外延层形成第三掺杂区，其中，第三掺杂区和源极连接，第三掺杂区和第一掺杂区连接，第三掺杂区和第二掺杂区连接；

35、第三掺杂区的导电类型和漂移区的导电类型相反。

36、可选地，形成至少和第一掺杂区以及第二掺杂区接触的源极包括：

37、形成至少和第一掺杂区，以及位于第一阱区远离漂移区的一侧的第二掺杂区接触的源极。

38、可选地，形成至少和第一掺杂区以及第二掺杂区接触的源极包括：在外延层形成位于第一掺杂区远离沟槽型栅极结构的一侧，至少经过第一阱区和漂移区接触的第三掺杂区；其中，第三掺杂区的在衬底指向外延层的方向的尺寸大于沟槽型栅极结构和第二阱区的尺寸之和；

39、形成沟槽源极结构，其中，沟槽源极结构贯穿掺杂区和漂移区接触，且沟槽源极结构的底部设置有肖特基接触。

40、可选地，在衬底的一侧形成外延层包括：

41、在衬底的一侧形成还包括电流传导区的外延层，其中，电流传导区位于第一阱区和漂移区之间，且和第二阱区接触；

42、电流传导区的导电类型和漂移区的导电类型相同，电流传导区的掺杂浓度大于漂移区的掺杂浓度。

43、可选地，在外延层形成第一掺杂区包括：

44、在外延层形成包括第一子掺杂区和第二子掺杂区的第一掺杂区，其中，第二子掺杂区的掺杂浓度小于第一子掺杂区的掺杂浓度；

45、第二子掺杂区位于第一阱区第一子掺杂区之间。

46、可选地，在外延层形成第一阱区包括：

47、在外延层形成包括第一子阱区和第二子阱区的第一阱区，其中，第二子阱区的掺杂浓度大于第一子阱区的掺杂浓度；

48、第一子阱区位于第二子阱区和第一掺杂区之间。

49、可选地，在衬底的一侧形成外延层包括：

50、在衬底的一侧形成第一外延层，其中，漂移区位于第一外延层；

51、在第一外延层远离衬底的一侧形成第二外延层；

52、通过离子注入工艺在第二外延层至少形成第二阱区以及第二掺杂区的第一部分；

53、在第二外延层远离第一外延层的一侧形成第三外延层，第一阱区位于第三外延层；

54、在第三外延层远离第二外延层的一侧形成第四外延层；

55、通过离子注入工艺在第四外延层进行掺杂以形成第一掺杂区。

56、可选地，通过离子注入工艺在第四外延层形成第一掺杂区时还包括：

57、通过离子注入工艺在第四外延层形成第三掺杂区；

58、或者，

59、通过离子注入工艺在第二外延层形成第二阱区以及第二掺杂区的第一部分时还包括：通过离子注入工艺在第二外延层形成第三掺杂区的第一部分；

60、通过离子注入工艺在第四外延层形成第一掺杂区时还包括：

61、通过离子注入工艺在第四外延层以及第三外延层形成第三掺杂区的第二部分，第三掺杂区的第二部分和第三掺杂区的第一部分连接。

62、可选地，在第一外延层远离衬底的一侧形成第二外延层包括：

63、在第一外延层远离衬底的一侧形成导电类型和漂移区的导电类型相同，且掺杂浓度大于漂移区的掺杂浓度的第二外延层，以在第二外延层形成电流传导区。

64、可选地，通过离子注入工艺在第四外延层进行掺杂以形成第一掺杂区；

65、通过离子注入工艺在第四外延层进行掺杂以形成第一子掺杂区；

66、第四外延层未被掺杂的部分为第二子掺杂区，其中，第二子掺杂区的掺杂浓度小于第一子掺杂区的掺杂浓度；

67、第二子掺杂区位于第一阱区第二子掺杂区之间。

68、可选地，在第二外延层远离第一外延层的一侧形成第三外延层包括：

69、在第二外延层远离第一外延层的一侧形成第一外延子层；

70、在第一外延子层远离第二外延层的一侧形成第二外延子层；其中，第一外延子层的掺杂浓度大于第二外延子层的掺杂浓度，第一阱区包括第一子阱区和第二子阱区，第一子阱区位于第一外延子层，第二子阱区位于第二外延子层。

71、根据本发明的另一方面，提供了一种功率模块，采用本发明实施例任意所述的功率器件，基板用于承载功率器件。

72、根据本发明的另一方面，提供了一种功率转换电路，功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

73、功率转换电路包括电路板以及至少一个如采用本发明实施例任意的功率器件，功率器件与电路板电连接。

74、根据本发明的另一方面，提供了一种车辆，包括负载以及采用本发明实施例任意的功率转换电路，功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到负载。

75、在本发明实施例所提供的技术方案中，第一阱区靠近第一侧壁的位置作为垂直沟道，第二侧壁与第二掺杂区接触，底部与第二阱区接触，第二阱区靠近底部的位置为横向沟道，横向沟道和垂直沟道的延伸方向垂直设置，增加了沟道面积。且第二阱区和漂移区会形成耗尽层，可以缓解沟槽型栅极结构的底部的介质层高电场，承载部分压降，从而增加了mosfet功率器件的可靠性。

76、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。