具有选择性着陆的栅极阵列的晶体管的制作方法

本说明书涉及半导体器件。

背景技术：

1、半导体器件通常形成于晶片(诸如硅(si)晶片、碳化硅(sic)晶片或氮化镓(gan)晶片)的部分上。其中形成器件的晶片区域可被称为有源区域。

2、半导体器件通常设置有电连接，使得例如半导体器件可由外部器件控制或操作。例如，晶体管的栅极可能需要电连接到电源，使得可接通或关断晶体管。在许多情况下，多个器件(例如，晶体管)可形成于晶片上，并且通过公共电连接来控制，诸如当栅极焊盘连接到外部电源并且栅极流道将栅极焊盘连接到多个栅极/晶体管时。

3、可能期望在可行的情况下使此类电连接相对大，以便确保各个器件的可靠且一致性连接。然而，电连接可能消耗原本可用于增加器件密度的晶片的宝贵表面积。因此，由电连接使用的晶片表面积可被称为死区。因此，在建立半导体器件的可靠电连接与避免晶片上的死区之间存在冲突。

4、解决这种冲突的尝试可能进一步增加半导体器件的设计和实现的复杂性。例如，针对栅极连接的金属迹线的布线可能需要中断针对其他晶体管连接的金属布线，诸如针对垂直场效应晶体管(fet)的源极金属布线以及/或者针对绝缘栅双极晶体管(igbt)的发射极金属布线。当封装相关联半导体裸片时，金属布线时的此类中断可增加相关联电阻以及/或者可使电连接的形成复杂化。

技术实现思路

1、根据一个总体方面，一种半导体器件可包括：多个晶体管，该多个晶体管包括多个源极区域和多个栅极电极；和第一电介质层，该第一电介质层形成于该多个源极区域和该多个栅极电极上。该半导体器件可包括形成于该第一电介质层中的低电阻材料的第一阵列，其中该第一阵列的栅极子集形成于该多个栅极电极上并且该第一阵列的源极子集形成于该多个源极区域上，并且第二电介质层形成于该第一电介质层和该第一阵列上。该半导体器件可包括形成于该第二电介质层中的低电阻材料的第二阵列，其中该第二阵列的栅极子集形成于该第一阵列的该栅极子集上并由此电连接到该多个栅极电极，并且该第二阵列的该源极子集形成于该第一阵列的该源极子集上并由此电连接到该多个源极区域。该半导体器件可包括形成于该第二电介质层上并且电连接到该第二阵列的该栅极子集的栅极焊盘金属，和形成于该第二电介质层上并且电连接到该第二阵列的该源极子集的源极焊盘金属。

2、根据其他一般方面，一种半导体器件可包括：多个晶体管，该多个晶体管包括多个源极区域和多个栅极电极；和低电阻插塞材料的第一阵列，该第一阵列形成于该多个晶体管上的第一插塞层处，其中该第一阵列的栅极子集形成于该多个栅极电极上并且该第一阵列的源极子集形成于该多个源极区域上。该半导体器件可包括形成于该第一插塞层上的第二插塞层处的低电阻插塞材料的第二阵列，其中该第二阵列的栅极子集形成于该第一阵列的该栅极子集上并由此电连接到该多个栅极电极，并且该第二阵列的源极子集形成于该第一阵列的该源极子集上并由此电连接到该多个源极区域。该半导体器件可包括形成于该第二插塞层上的第一金属层处并且电连接到该第二阵列的该栅极子集的栅极焊盘金属，和形成于该第一金属层处并且电连接到该第二阵列的该源极子集的源极焊盘金属。

3、根据其他一般方面，一种制作半导体器件的方法可包括：在衬底中形成包括多个源极区域和多个栅极电极的多个晶体管；以及在该多个源极区域和该多个栅极电极上形成第一电介质层。该方法可包括：在该第一电介质层中形成低电阻材料的第一阵列，其中该第一阵列的栅极子集形成于该多个栅极电极上并且该第一阵列的源极子集形成于该多个源极区域上；以及在该第一电介质层和该第一阵列上形成第二电介质层。该方法可包括：在该第二电介质层中形成低电阻材料的第二阵列，其中该第二阵列的栅极子集形成于该第一阵列的该栅极子集上并由此电连接到该多个栅极电极，并且该第二阵列的源极子集形成于该第一阵列的该源极子集上并由此电连接到该多个源极区域。该方法可包括：在该第二电介质层上形成栅极焊盘金属并且电连接到该第二阵列的该栅极子集；以及在该第二电介质层上形成源极焊盘金属并且电连接到该第二阵列的该源极子集。

4、一个或多个具体实施的细节在附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求书中显而易见。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中所述第一阵列(204,206)和所述第二阵列(205,207)是线性阵列，并且所述第一阵列的栅极子集(204)与所述第一阵列的源极子集(206)彼此平行，其中所述第二阵列的栅极子集(205)着陆在所述第一阵列的栅极子集(204)上，并且所述第二阵列的源极子集(207)着陆在所述第一阵列的源极子集(206)上。

3.根据权利要求1所述的半导体器件，其中所述栅极焊盘金属(250)和所述源极焊盘金属(304)设置在第一金属层中，并且所述半导体器件还包括：

4.根据权利要求1所述的半导体器件，其中将所述第一阵列的栅极子集(204)中的至少一个栅极子集在所述多个栅极电极中的下伏栅极电极(202)上面开槽，其中所述第一电介质层(216)由此与狭槽(224)内的所述下伏栅极电极接触，使得在所述半导体器件的操作期间通过所述栅极子集中的所述至少一个栅极子集的栅极电流被引导通过所述狭槽下方的所述下伏栅极电极。

5.根据权利要求4所述的半导体器件，其中将通过所述第二阵列的栅极子集(205)中的对应栅极子集连接到所述栅极焊盘金属的所述第一阵列的栅极子集(204)中的每个栅极子集在下伏栅极电极上面开槽，使得在所述半导体器件的操作期间通过所述栅极焊盘金属(140)的所有所述栅极电流横越所述下伏栅极电极。

6.根据权利要求1所述的半导体器件，其中：

7.根据权利要求1所述的半导体器件，其中所述多个晶体管包括在碳化硅(sic)半导体区域中。

8.根据权利要求7所述的半导体器件，其中：

9.根据权利要求7所述的半导体器件，其中：

10.一种半导体器件，包括：

11.根据权利要求10所述的半导体器件，其中所述第一阵列(204,206)和所述第二阵列(205,207)是线性阵列，并且所述第一阵列的栅极子集(204)和所述第一阵列的源极子集(206)彼此平行，其中所述第二阵列的栅极子集(205)着陆在所述第一阵列的栅极子集(204)上，并且所述第二阵列的源极子集(207)着陆在所述第一阵列的源极子集(206)上。

12.根据权利要求10所述的半导体器件，所述半导体器件还包括：

13.根据权利要求10所述的半导体器件，其中将所述第一阵列的栅极子集(204)中的至少一个栅极子集在所述多个栅极电极中的下伏栅极电极(202)上面开槽，其中所述第一电介质层(216)由此与狭槽(224)内的所述下伏栅极电极接触，使得在所述半导体器件的操作期间通过所述栅极子集中的所述至少一个栅极子集的栅极电流被引导通过所述狭槽下方的所述下伏栅极电极。

14.根据权利要求13所述的半导体器件，其中将通过所述第二阵列的栅极子集(205)中的对应栅极子集连接到所述栅极焊盘金属的所述第一阵列的栅极子集(204)中的每个栅极子集在下伏栅极电极上面开槽，使得在所述半导体器件的操作期间通过所述栅极焊盘金属(140)的所有所述栅极电流横越所述下伏栅极电极。

15.根据权利要求10所述的半导体器件，其中：

16.根据权利要求10所述的半导体器件，其中所述多个晶体管包括在碳化硅(sic)半导体区域中。

17.一种制作半导体器件的方法，包括：

18.根据权利要求17所述的方法，所述方法还包括：

19.根据权利要求17所述的方法，其中所述栅极焊盘金属和所述源极焊盘金属设置在第一金属层中，并且所述方法还包括：

20.根据权利要求17所述的方法，所述方法还包括：

21.一种半导体器件，包括：

22.根据权利要求1所述的半导体器件，其中所述第一阵列(204,206)和所述第二阵列(205,207)是线性阵列，并且所述第一阵列的栅极子集(204)与所述第一阵列的源极子集(206)彼此平行，其中所述第二阵列的栅极子集(205)着陆在所述第一阵列的栅极子集(204)上，并且所述第二阵列的源极子集(207)着陆在所述第一阵列的源极子集(206)上。

23.根据权利要求1所述的半导体器件，其中所述栅极焊盘金属(250)和所述源极焊盘金属(304)设置在第一金属层中，并且所述半导体器件还包括：

24.根据权利要求1所述的半导体器件，其中将所述第一阵列的栅极子集(204)中的至少一个栅极子集在所述多个栅极电极中的下伏栅极电极(202)上面开槽，其中所述第一电介质层(216)由此与狭槽(224)内的所述下伏栅极电极接触，使得在所述半导体器件的操作期间通过所述栅极子集中的所述至少一个栅极子集的栅极电流被引导通过所述狭槽下方的所述下伏栅极电极。

25.根据权利要求4所述的半导体器件，其中将通过所述第二阵列的栅极子集(205)中的对应栅极子集连接到所述栅极焊盘金属的所述第一阵列的栅极子集(204)中的每个栅极子集在下伏栅极电极上面开槽，使得在所述半导体器件的操作期间通过所述栅极焊盘金属(140)的所有所述栅极电流横越所述下伏栅极电极。

26.根据权利要求1所述的半导体器件，其中：

27.根据权利要求1所述的半导体器件，其中所述多个晶体管包括在碳化硅(sic)半导体区域中。

28.根据权利要求7所述的半导体器件，其中：

29.根据权利要求7所述的半导体器件，其中：

30.一种半导体器件，包括：

31.根据权利要求10所述的半导体器件，其中所述第一阵列(204,206)和所述第二阵列(205,207)是线性阵列，并且所述第一阵列的栅极子集(204)和所述第一阵列的源极子集(206)彼此平行，其中所述第二阵列的栅极子集(205)着陆在所述第一阵列的栅极子集(204)上，并且所述第二阵列的源极子集(207)着陆在所述第一阵列的源极子集(206)上。

32.根据权利要求10所述的半导体器件，所述半导体器件还包括：

33.根据权利要求10所述的半导体器件，其中将所述第一阵列的栅极子集(204)中的至少一个栅极子集在所述多个栅极电极中的下伏栅极电极(202)上面开槽，其中所述第一电介质层(216)由此与狭槽(224)内的所述下伏栅极电极接触，使得在所述半导体器件的操作期间通过所述栅极子集中的所述至少一个栅极子集的栅极电流被引导通过所述狭槽下方的所述下伏栅极电极。

34.根据权利要求13所述的半导体器件，其中将通过所述第二阵列的栅极子集(205)中的对应栅极子集连接到所述栅极焊盘金属的所述第一阵列的栅极子集(204)中的每个栅极子集在下伏栅极电极上面开槽，使得在所述半导体器件的操作期间通过所述栅极焊盘金属(140)的所有所述栅极电流横越所述下伏栅极电极。

35.根据权利要求10所述的半导体器件，其中：

36.根据权利要求10所述的半导体器件，其中所述多个晶体管包括在碳化硅(sic)半导体区域中。

37.一种制作半导体器件的方法，包括：

38.根据权利要求17所述的方法，所述方法还包括：

39.根据权利要求17所述的方法，其中所述栅极焊盘金属和所述源极焊盘金属设置在第一金属层中，并且所述方法还包括：

40.根据权利要求17所述的方法，所述方法还包括：

技术总结一种半导体器件可包括多个晶体管(110)，其中低电阻材料的第一阵列(204,206)形成于第一电介质层(216)中，其中该第一阵列的栅极子集(204)形成于该晶体管的多个栅极电极(202)上，并且该第一阵列的源极子集(206)形成于该晶体管的多个源极区域(212)上。低电阻材料的第二阵列(205,207)可形成于第二电介质层(220)中，其中该第二阵列的栅极子集(205)形成于该第一阵列的该栅极子集(204)上并由此电连接到该多个栅极电极(202)，并且该第二阵列的源极子集(207)形成于该第一阵列的该源极子集(206)上并由此电连接到该多个源极区域(212)。一种半导体器件可包括多个晶体管(110)，其中低电阻材料的第一阵列(204,206)形成于第一电介质层(216)中，其中该第一阵列的栅极子集(204)形成于该晶体管的多个栅极电极(202)上，并且该第一阵列的源极子集(206)形成于该晶体管的多个源极区域(212)上。低电阻材料的第二阵列(205,207)可形成于第二电介质层(220)中，其中该第二阵列的栅极子集(205)形成于该第一阵列的该栅极子集(204)上并由此电连接到该多个栅极电极(202)，并且该第二阵列的源极子集(207)形成于该第一阵列的该源极子集(206)上并由此电连接到该多个源极区域(212)。技术研发人员：吉米·罗伯特·汉内斯·弗兰奇,K·古梅里尤斯,安在仁受保护的技术使用者：半导体元件工业有限责任公司技术研发日：技术公布日：2024/11/4