用于静电放电保护的装置、电路及方法与流程

本发明涉及一种电路、装置及方法，特别是一种静电放电保护电路、半导体装置及用于保护装置免受静电放电的方法。

背景技术：

1、静电放电(electrostatic discharge，esd)事件会造成不同电位的两点之间突然产生电流。esd事件对半导体装置而言是成问题的，乃因放电可能产生可损坏内部组件的大电流。为了防止esd事件，半导体装置可包含esd保护电路。

技术实现思路

1、一种静电放电(esd)保护电路，包括：第一晶体管，连接于第一电压与第二电压之间，其中所述第一电压与所述第二电压包括不同的电平；第一控制电路，连接于所述第一电压与所述第二电压之间，且被配置成向所述第一晶体管的栅极供应第一信号；第二晶体管，连接于所述第二电压与第三电压之间，其中所述第三电压包括不同于所述第一电压及所述第二电压的电平；第二控制电路，连接于所述第二电压与所述第三电压之间，且被配置成向所述第二晶体管的栅极供应第二信号；第一内连线，位于所述第一控制电路与所述第二控制电路之间，其中所述第一内连线连接至所述第二电压；以及第二内连线，位于所述第一控制电路与所述第二控制电路之间，其中所述第一晶体管及所述第二晶体管被配置成因应于静电放电事件而导通。

2、一种半导体装置，包括：内部电路；以及静电放电箝位器，被配置成保护所述内部电路免受静电放电事件，所述静电放电箝位器包括：第一子箝位器，包括第一电阻电容控制电路及第一晶体管；及第二子箝位器，连接至所述第一子箝位器且包括第二电阻电容控制电路及第二晶体管；以及内连线，连接所述第一电阻电容控制电路与所述第二电阻电容控制电路，其中所述第一电阻电容控制电路及所述第二电阻电容控制电路被配置成向所述第一晶体管及所述第二晶体管供应控制信号，且所述内连线被配置成使得所述第一晶体管及所述第二晶体管在静电放电事件期间具有实质上相同的栅极-源极电压。

3、一种用于保护装置免受静电放电(esd)的方法，包括：提供包括多个子箝位器的静电放电箝位器，所述多个子箝位器包括第一子箝位器及第二子箝位器，所述第一子箝位器连接于第一电压供应源与承载不同于所述第一电压供应源的电平的第二电压供应源之间，所述第二子箝位器连接于所述第二电压供应源与承载不同于所述第一电压供应源及所述第二电压供应源的电平的第三电压供应源之间；对所述静电放电箝位器进行操作，使得在不存在静电放电事件的情况下，所述第一子箝位器的第一晶体管处于关闭状态且所述第二子箝位器的第二晶体管处于关闭状态；以及因应于所述静电放电事件而供应信号，以导通所述第一晶体管及所述第二晶体管。

技术特征：

1.一种静电放电保护电路，其特征在于，包括：

2.根据权利要求1所述的静电放电保护电路，其特征在于，位于所述第一控制电路与所述第二控制电路之间的所述第二内连线不连接至所述第二电压。

3.根据权利要求1所述的静电放电保护电路，其特征在于，所述第一晶体管及所述第二晶体管包括大场效晶体管。

4.根据权利要求1所述的静电放电保护电路，其特征在于，所述第一晶体管及所述第二晶体管包括n型金属氧化物半导体晶体管。

5.根据权利要求4所述的静电放电保护电路，其特征在于，所述第一控制电路包括被配置为第一反相器的第一多个晶体管，且所述第二控制电路包括被配置为第二反相器的第二多个晶体管；

6.根据权利要求1所述的静电放电保护电路，其特征在于，所述第一晶体管及所述第二晶体管包括p型金属氧化物半导体晶体管。

7.根据权利要求6所述的静电放电保护电路，其特征在于，更包括井轨道电路，

8.根据权利要求6所述的静电放电保护电路，其特征在于，所述第一控制电路包括被配置为第一反相器的第一多个晶体管，且所述第二控制电路包括被配置为第二反相器的第二多个晶体管；

9.一种半导体装置，其特征在于，包括：

10.一种用于保护装置免受静电放电的方法，其特征在于，包括：

技术总结本发明提供用于静电放电(ESD)保护的装置、电路及方法。静电放电(ESD)保护电路包括：第一晶体管，连接于第一电压与第二电压之间；以及第一控制电路，连接于第一电压与第二电压之间且被配置成向第一晶体管供应控制信号。电路更包括：第二晶体管，连接于第二电压与第三电压之间；以及第二控制电路，连接于第二电压与第三电压之间且被配置成向第二晶体管供应控制信号。第一控制电路及第二控制电路经由第一内连线及第二内连线彼此连接。第一晶体管及第二晶体管被配置成因应于静电放电事件而导通。技术研发人员：李介文,林文杰,张家荣受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/11/18