一种具有高功率和高温可靠性的SiCVDMOSFET结构的制作方法

本发明涉及半导体功率器件，特别涉及一种具有高功率和高温可靠性的sic vdmosfet结构。

背景技术：

1、sic vdmosfet是功率半导体器件中拥有巨大潜力的时代新兴功率器件，使用新型半导体材料碳化硅，凭借其材料本身的多种电学特性，在高压高温和高功率器件应用领域具有极为可观的前景，具体表现有高耐压、宽禁带、耐高温以及高电子迁移率等等，因此，作为最前沿的功率器件之一，对sic vdmosfet功率器件亟须进行相应的研究而且也具有较大科研意义。

2、目前，sic vdmosfet结构在使用时，在器件槽栅的拐角处由于栅氧化层与半导体界面处的高斯关系和结构转角处的曲率效应，此处会出现一个极高的电场，此电场超过了二氧化硅的临界击穿电场，在器件被击穿之前会发生栅氧击穿，从而降低了器件的工作稳定性与可靠性，且在sic vdmosfet结构使用时，由于器件在进行功率传输时，sic vdmosfet的传输存在功率损耗，同时sic vdmosfet无法跟随功率传输时产生的高温及时调整其电阻值，使得器件容易发生短路情况，导致sic vdmosfet结构的使用存在局限性。

3、故此，现提出一种新型的一种具有高功率和高温可靠性的sic vdmosfet结构。

技术实现思路

1、本发明的目的在于提供一种具有高功率和高温可靠性的sic vdmosfet结构，以解决上述背景技术中提出的问题：

2、现有的sic vdmosfet结构降低了器件的工作稳定性与可靠性，且在sic vdmosfet结构使用时，由于器件在进行功率传输时，sic vdmosfet的传输存在功率损耗，同时sicvdmosfet无法跟随功率传输时产生的高温及时调整其电阻值，使得器件容易发生短路情况，导致sic vdmosfet结构的使用存在局限性。

3、为了实现上述目的，本发明提供如下技术方案：

4、一种具有高功率和高温可靠性的sic vdmosfet结构，包括漏极，所述漏极的上方设置有n+衬底，所述n+衬底的上方设置有n－漂移区，所述n－漂移区上设置有两个p阱区，两个所述p阱区内部均设置有n+有源区，两个所述n+有源区与两个p阱区的内侧边界存有间隙，两个所述p阱区朝外的侧面表面均设置有第一p+接触区，所述第一p+接触区与n+有源区之间设置有p－接触区，所述p－接触区背向第一p+接触区的侧面上设置有第二p+接触区，所述n－漂移区的上端设置有栅氧层、栅极、sio2钝化层和源极，所述栅极位于栅氧层的上方，所述sio2钝化层位于栅氧层和栅极的上方，所述p阱区上设置有三组沟槽缓冲区，三组所述沟槽缓冲区之间相连通，所述n－漂移区内设置有可变电阻v。

5、优选的，所述栅极与两个p阱区、n－漂移区和n+有源区的表面接触，

6、通过采用上述技术方案，形成p+/p-/p+的横向变掺杂结构的接触区，降低了续流期间注入漂移区的少子浓度，改善器件的反向恢复特性。

7、优选的，所述源极位于第一p+接触区、p－接触区、第二p+接触区、n+有源区和sio2钝化层的上方，

8、通过采用上述技术方案，形成p+/p-/p+的横向变掺杂结构的接触区，降低了续流期间注入漂移区的少子浓度，改善了pn结的少子存储效应。

9、优选的，所述第一p+接触区和第二p+接触区与p-接触区之间并联，

10、通过采用上述技术方案，实现电压不变，电流调节。

11、优选的，所述p阱区的表面掺杂浓度为2.5×1017cm-3；

12、所述p阱区的底部靠近n－漂移区边界的掺杂浓度为1×1016cm-3，

13、通过采用上述技术方案，栅极沟槽与沟槽缓冲区形成了纵向多重导电沟道，通过贯穿p阱区，并且p阱区的沟槽缓冲区深度明显大于栅极沟槽的深度，可以有效降低sicvdmosfet器件在断电状态下的栅介质承受的电场强度。

14、优选的，所述第一p+接触区和第二p+接触区的掺杂浓度均为5×1018cm-3；

15、所述p－接触区的掺杂浓度为7×1017cm-3；

16、所述n+有源区的掺杂浓度为6×1018cm-3；

17、所述n－漂移区的厚度为50～80um，

18、通过采用上述技术方案，器件被击穿之前避免发生栅氧击穿现象。

19、优选的，所述第一p+接触区和第二p+接触区的掺杂浓度均为5×1018cm-3；

20、所述p－接触区的掺杂浓度为7×1017cm-3；

21、所述n+有源区的掺杂浓度为6×1018cm-3；

22、所述n－漂移区的厚度为50～80um，

23、通过采用上述技术方案，在sic vdmosfet进行功率传输时，内部温度升高，升高后碳离子受温度升高的影响使得sic vdmosfet的电阻值变小。

24、优选的，所述沟槽缓冲区的深度大于1.0μm，深宽比大于2:1，刻蚀角度不小于80度，相邻的两个沟槽缓冲区的间距不大于6.0μm；

25、所述p阱区的厚度不大于2.5μm，功率传输结束后沟槽缓冲区被完全填充；

26、所述栅极的沟槽设置于相邻沟槽缓冲区之间，并贯穿p阱区和源极，且栅极的沟槽与源极的顶部齐平，

27、通过采用上述技术方案，在sic vdmosfet进行功率传输时，内部温度升高，升高后碳离子受温度升高的影响使得sic vdmosfet的电阻值变小，并通过可变电阻v能够根据电流的大小进行自动调节。

28、优选的，所述n+衬底、n－漂移区和n+有源区均为n型sic材料

29、所述n型sic材料的掺杂离子为氮离子、碳离子或磷离子；

30、所述p阱区、第一p+接触区、p-接触区和第二p+接触区均为p型sic材料，所述p型sic材料的掺杂离子为硼离子或铝离子，

31、通过采用上述技术方案，实现对sic vdmosfet结构实现自我保护，避免sicvdmosfet结构内部高温出现短路的情况。

32、优选的，所述源极与n+有源区、第一p+接触区、p－接触区和第二p+接触区的界面均为欧姆接触；

33、所述漏极与所述n+衬底的界面为欧姆接触；

34、所述可变电阻v设置于两个p陷区之间，且可变电阻v位于栅氧层的下方，

35、通过采用上述技术方案，sic vdmosfet结构传输时能够跟随功率传输时产生的高温及时调整其电阻值，降低sic vdmosfet结构使用的局限性。

36、与现有技术相比，本发明的有益效果是：

37、1、在本发明中，通过设置可变电阻v和开设沟槽缓冲区，使得sic vdmosfet结构在使用时，栅极沟槽与沟槽缓冲区形成了纵向多重导电沟道，通过贯穿p阱区，并且p阱区的沟槽缓冲区深度明显大于栅极沟槽的深度，可以有效降低sic vdmosfet器件在断电状态下的栅介质承受的电场强度，使得器件被击穿之前避免发生栅氧击穿现象，从而提高了器件的工作稳定性与可靠性，且通过高温调整电阻的特性，能够保证sic vdmosfet结构高功率传输；

38、2、在本发明中，通过设置可变电阻v，以及在sic vdmosfet的掺杂材料内添加碳离子，使得在sic vdmosfet进行功率传输时，内部温度升高，升高后碳离子受温度升高的影响使得sic vdmosfet的电阻值变小，并通过可变电阻v能够根据电流的大小进行自动调节，实现对sic vdmosfet结构实现自我保护，避免sic vdmosfet结构内部高温出现短路的情况，使得sic vdmosfet结构传输时能够跟随功率传输时产生的高温及时调整其电阻值，增加sic vdmosfet结构的高温可靠性，降低sic vdmosfet结构使用的局限性。