半导体结构及其制作方法与流程

本公开涉及集成电路，特别是涉及一种半导体结构及其制作方法。

背景技术：

1、在先进半导体制作过程中，常需要在同一晶圆形成nmos晶体管和pmos晶体管，然而，受到nmos晶体管和pmos晶体管制作工艺的差别，常出现pmos晶体管的高度低于nmos晶体管的高度的情形，晶体管的整体高度均匀性较差，影响后续其他器件的制作工艺的执行。

技术实现思路

1、基于此，本公开提供了一种半导体结构及其制作方法。

2、为了实现上述目的，一方面，本公开提供了一种半导体结构的制作方法，包括以下步骤：

3、提供衬底，所述衬底上形成有第一晶体管和第二晶体管，所述第一晶体管的栅极结构的顶面的高度低于所述第二晶体管的栅极结构的顶面的高度；

4、形成第一介质层，所述第一介质层覆盖所述第一晶体管和所述第二晶体管，所述第一介质层的顶面的高度高于所述第二晶体管的栅极结构的顶面的高度；

5、以所述第一晶体管的栅极结构的顶面作为刻蚀终点刻蚀所述第一晶体管上的所述第一介质层，暴露出所述第一晶体管的栅极结构的顶面；

6、形成第二介质层，所述第二介质层覆盖所述第一晶体管的栅极结构的顶面以及所述第一介质层；

7、研磨去除所述第二晶体管上的所述第二介质层，暴露出所述第二晶体管的栅极结构，所述第二晶体管的栅极结构的顶面与所述第一晶体管的栅极结构上的所述第二介质层的顶面的高度平齐；

8、去除所述第一晶体管的栅极结构之间的所述第二介质层以及全部的所述第一介质层。

9、在其中一个实施例中，形成第一介质层之后，在所述第二晶体管上形成光刻胶层，所述光刻胶层覆盖所述第二晶体管上的所述第一介质层；

10、刻蚀所述第一晶体管上的所述第一介质层，暴露出所述第一晶体管的栅极结构的顶面之后，去除所述光刻胶层。

11、在其中一个实施例中，去除所述第一晶体管的栅极结构之间的所述第二介质层以及全部的所述第一介质层，包括：

12、刻蚀去除部分所述第二介质层，暴露出所述第一晶体管之间的所述第一介质层，刻蚀保留的所述第二介质层覆盖所述第一晶体管的栅极结构的顶面；

13、刻蚀去除全部的所述第一介质层。

14、在其中一个实施例中，所述第一晶体管的栅极结构包括设于所述衬底上的第一栅电极以及覆盖所述第一栅电极的绝缘叠层；

15、所述第二晶体管的栅极结构包括设于所述衬底上的第二栅电极以及覆盖所述第二栅电极的所述绝缘叠层；

16、所述绝缘叠层包括依次层叠的第一绝缘层、第二绝缘层和第三绝缘层，所述第一晶体管的顶部的所述第三绝缘层以及部分所述第二绝缘层在制程中被刻蚀去除，以使所述第一晶体管的栅极结构的顶面的高度低于所述第二晶体管的栅极结构的顶面的高度。

17、在其中一个实施例中，研磨去除所述第二晶体管上的所述第二介质层，暴露出所述第二晶体管的栅极结构，包括：

18、以所述第二绝缘层的顶面为研磨终点研磨所述第二介质层以及所述第二绝缘层上的所述第三绝缘层。

19、在其中一个实施例中，所述第二介质层的材料与所述第二绝缘层的材料相同。

20、在其中一个实施例中，所述制作方法还包括：

21、氧化处理所述第二介质层，氧化后的所述第二介质层的材料与所述第二绝缘层的材料相同。

22、在其中一个实施例中，所述第一晶体管为pmos晶体管，所述第二晶体管为nmos晶体管。

23、第二方面，本公开提供了一种半导体结构，包括：

24、衬底；

25、第一晶体管，设于所述衬底上，所述第一晶体管的栅极结构包括设于所述衬底上的第一栅电极以及覆盖所述第一栅电极的第一绝缘侧壁；

26、第二晶体管，设于所述衬底上，所述第二晶体管的栅极结构包括设于所述衬底上的第二栅电极以及覆盖所述第二栅电极的第二绝缘侧壁，所述第一绝缘侧壁的顶面的高度与所述第二绝缘侧壁的顶面的高度平齐；

27、所述第一绝缘侧壁包括依次覆盖所述第一栅电极的第一绝缘层、第二绝缘层和第三绝缘层，所述第三绝缘层在所述第一栅电极的顶部断开、暴露出所述第二绝缘层的顶面；

28、所述第二绝缘侧壁包括依次覆盖所述第二栅电极的所述第一绝缘层、所述第二绝缘层、所述第三绝缘层以及第二介质层，所述第三绝缘层在所述第二栅电极的顶部断开，所述第二介质层覆盖所述第二绝缘层、所述第三绝缘层的顶面。

29、在其中一个实施例中，所述第二介质层的材料与所述第二绝缘层的材料相同；

30、所述第一晶体管为pmos晶体管，所述第二晶体管为nmos晶体管。

31、本公开的半导体结构及其制作方法，通过控制刻蚀第一介质层的刻蚀终点以及控制研磨第二介质层的研磨终点，以去除第二晶体管上的第二介质层，保留第一晶体管的栅极结构上的第二介质层，第一晶体管的栅极结构上的第二介质层的顶面与第二晶体管的栅极结构的顶面的高度平齐，解决第一晶体管与第二晶体管存在高度差的问题，半导体结构的晶体管高度均匀，有利于后续制程的执行与控制。

技术特征：

1.一种半导体结构的制作方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成第一介质层之后，在所述第二晶体管上形成光刻胶层，所述光刻胶层覆盖所述第二晶体管上的所述第一介质层；

3.根据权利要求1所述的半导体结构的制作方法，其特征在于，去除所述第一晶体管的栅极结构之间的所述第二介质层以及全部的所述第一介质层，包括：

4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一晶体管的栅极结构包括设于所述衬底上的第一栅电极以及覆盖所述第一栅电极的侧壁的绝缘叠层；

5.根据权利要求4所述的半导体结构的制作方法，其特征在于，研磨去除所述第二晶体管上的所述第二介质层，暴露出所述第二晶体管的栅极结构，包括：

6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述第二介质层的材料与所述第二绝缘层的材料相同。

7.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述制作方法还包括：

8.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一晶体管为pmos晶体管，所述第二晶体管为nmos晶体管。

9.一种半导体结构，其特征在于，包括：

10.根据权利要求9所述的半导体结构，其特征在于，所述第二介质层的材料与所述第二绝缘层的材料相同；

技术总结本公开涉及一种半导体结构及其制作方法，通过控制刻蚀第一介质层的刻蚀终点以及控制研磨第二介质层的研磨终点，以去除第二晶体管上的第二介质层，保留第一晶体管的栅极结构上的第二介质层，第一晶体管的栅极结构上的第二介质层的顶面与第二晶体管的栅极结构的顶面的高度平齐，解决第一晶体管与第二晶体管存在高度差的问题，半导体结构的晶体管高度均匀，有利于后续制程的执行与控制。技术研发人员：周跃跃,张正杰,陈嘉勇受保护的技术使用者：合肥晶合集成电路股份有限公司技术研发日：技术公布日：2024/12/2