一种功率半导体器件及其形成方法与流程

本发明涉及于功率半导体器件，特别是功率氮化镓器件的制造方法。

背景技术：

1、相比于硅材料，氮化镓材料具有更大的能带隙、更高的电子迁移率、饱和电子速度和击穿电场。氮化镓高电子迁移率晶体管为常见的功率器件，并广泛应用于射频、微波等高频应用领域。

2、一种已有的氮化镓高电子迁移率晶体管结构如图1所示，传统势垒层103与位于其下方的沟道层形成异质结，并且在异质结下方的沟道层的表面形成传统二维电子气(2deg) 110。传统势垒层103的材料通常为氮化铝镓 (alxga1-xn)， x 为氮化铝镓的铝含量(0 ≤ x ≤ 1)。x数值越大，传统势垒层103的铝含量越大，传统二维电子气110的电子密度越高，晶体管的电阻越低, 阈值电压也越低。相反地, x数值越小，传统势垒层103的铝含量越小，传统二维电子气110的电子密度越小，晶体管的电阻越高, 阈值电压也越高。因此，图1晶体管在同时降低电阻及提高阈值电压时受到限制, 只可以通过调整氮化铝镓(alxga1-xn) 的铝含量 x, 在两者之间取舍。

技术实现思路

1、为同时兼顾晶体管的低电阻及高阈值电压两项参数，本发明提供一种如下的技术方案：一种功率半导体器件，所述的器件包括有位于底部的衬底层，位于衬底层上方的缓冲层，位于缓冲层上方的沟道层，位于沟道层上方的势垒层，位于势垒层上方的p型盖层，位于p型盖层上方的栅极金属层，位于栅极金属层一侧的源极金属层和另一侧的漏极金属层，其特征在于，所述的势垒层包括有第一势垒层和第二势垒层，第一势垒层的材料为alyga1-yn，第二势垒层的材料为alzga1-zn，其中0＜y≤1，0≤z＜1，且y>z，所述的第二势垒层位于p型盖层的下方；所述的第一势垒层和第二势垒层分别与位于其下方的沟道层形成异质结，并且在位于其下方的沟道层的表面分别形成有第一二维电子气和第二二维电子气，所述的第一二维电子气的长度大于第二二维电子气的长度。

2、进一步的，所述的第二势垒层宽度和所述的p型盖层的宽度相等，所述的第一势垒层位于第二势垒层的左右两侧。

3、进一步的，所述的第二势垒层宽度大于所述的p型盖层的宽度，所述的第一势垒层位于第二势垒层的左右两侧。

4、进一步的，所述的第二势垒层向上向两侧延伸覆盖至少部分第一势垒层的上表面。

5、更进一步的，所述的第二势垒层向上向左右两侧延伸覆盖全部第一势垒层的上表面。

6、本发明还提供功率半导体器件的形成方法，所述的形成方法包括如下步骤：

7、第一步，在衬底层之上形成缓冲层，再在缓冲层之上形成沟道层，然后在沟道层之上形成初步第一势垒层；

8、第一步中，所述的衬底层的材料为硅、氮化镓、碳化硅或蓝宝石；所述的缓冲层包含有氮化铝镓、氮化铝、氮化镓一种以上材料，或者所述的缓冲层包含有掺杂有碳和铁元素；所述的沟道层的材料为氮化镓；初步第一势垒层的材料为氮化铝镓。

9、第二步，在初步第一势垒层上形成图形化的第一势垒层；

10、第三步，形成初步第二势垒层；

11、第四步，在初步第二势垒层上进行刻蚀形成图形化的第二势垒层；

12、第五步，在第一势垒层、第二势垒层表面形成初步p型盖层；初步p型盖层的材料为经掺杂氮化镓或氮化铝镓。

13、第六步，在初步p型盖层表面形成初步栅极金属层，初步栅极金属层与位于其下方的初步p型盖层形成肖特基接触；

14、第七步，对初步栅极金属层及初步p型盖层进行刻蚀分别形成图形化的栅极金属层及图形化的p型盖层；

15、第八步，在栅极金属层一侧形成源极金属层，在另一侧形成漏极金属层。

16、本发明还提供功率半导体器件的另外一种形成方法，所述的形成方法包括如下步骤：

17、第一步，在衬底层之上形成缓冲层，再在缓冲层之上形成沟道层，然后在沟道层之上形成初步保护层；

18、第二步，在初步保护层上刻蚀形成图形化的保护层；

19、第三步，在沟道层表面形成第一势垒层；

20、第四步，移除沟道层表面的保护层，然后形成初步第二势垒层；

21、第六步，在初步第二势垒层上进行刻蚀形成图形化的第二势垒层；

22、第七步，在第一势垒层、第二势垒层表面形成初步p型盖层；

23、第八步，在初步p型盖层表面形成初步栅极金属层，初步栅极金属层与位于其下方的初步p型盖层形成肖特基接触；

24、第九步，对初步栅极金属层及初步p型盖层进行刻蚀分别形成图形化的栅极金属层及图形化的p型盖层；

25、第十步，在栅极金属层一侧形成源极金属层，在另一侧形成漏极金属层。

26、本发明的有益效果在于：将势垒层分为两部份，位于p型盖层下方的第二势垒层的铝含量较小，保证了晶体管的阈值电压可达到较高的数值，减低晶体管被误开启的机会。位于p型盖层下方左右两侧的第一势垒层的铝含量较大，提高了位于该区域的二维电子气的电子密度，降低了晶体管的电阻，本发明可同时降低电阻及提高阈值电压, 大大提升了晶体管的性能表现。

技术特征：

1.一种功率半导体器件，所述的器件包括有位于底部的衬底层，位于衬底层上方的缓冲层，位于缓冲层上方的沟道层，位于沟道层上方的势垒层，位于势垒层上方的p型盖层，位于p型盖层上方的栅极金属层，位于栅极金属层一侧的源极金属层和另一侧的漏极金属层，其特征在于，所述的势垒层包括有第一势垒层和第二势垒层，第一势垒层的材料为alyga1-yn，第二势垒层的材料为alzga1-zn，其中0＜y≤1，0≤z＜1，且y > z，所述的第二势垒层位于p型盖层的下方；所述的第一势垒层和第二势垒层分别与位于其下方的沟道层形成异质结，并且在位于其下方的沟道层的表面分别形成有第一二维电子气和第二二维电子气，所述的第一二维电子气的长度大于第二二维电子气的长度。

2.如权利要求1所述的功率半导体器件，其特征在于，所述的第二势垒层宽度和所述的p型盖层的宽度相等，所述的第一势垒层位于第二势垒层的左右两侧。

3.如权利要求1所述的功率半导体器件，其特征在于，所述的第二势垒层宽度大于所述的p型盖层的宽度，所述的第一势垒层位于第二势垒层的左右两侧。

4.如权利要求1所述的功率半导体器件，其特征在于，所述的第二势垒层向上向两侧延伸覆盖至少部分第一势垒层的上表面。

5.如权利要求4所述的功率半导体器件，其特征在于，所述的第二势垒层向上向左右两侧延伸覆盖全部第一势垒层的上表面。

6.如权利要求1-5任一权利要求所述的功率半导体器件的形成方法，其特征在于，所述的形成方法包括如下步骤：

7.如权利要求6所述的功率半导体器件的形成方法，其特征在于，第一步中，所述的衬底层的材料为硅、氮化镓、碳化硅或蓝宝石；

8.如权利要求6所述的功率半导体器件的形成方法，其特征在于，第五步中，初步p型盖层的材料为经掺杂氮化镓或氮化铝镓。

9.如权利要求1-5任一权利要求所述的功率半导体器件的形成方法，其特征在于，所述的形成方法包括如下步骤：

技术总结一种功率半导体器件及其形成方法，本发明涉及于功率半导体器件，为同时兼顾晶体管的低电阻及高阈值电压两项参数，本发明将势垒层分为两部份，位于P型盖层下方的第二势垒层的铝含量较小，保证了晶体管的阈值电压可达到较高的数值，减低晶体管被误开启的机会。位于P型盖层下方左右两侧的第一势垒层的铝含量较大，提高了位于该区域的二维电子气的电子密度，降低了晶体管的电阻，本发明可同时降低电阻及提高阈值电压,大大提升了晶体管的性能表现。技术研发人员：伍震威,单建安受保护的技术使用者：安建科技有限公司技术研发日：技术公布日：2024/12/23