作为半导体本体的侧向边缘部分的应力释放结构的制作方法

各种实施例总体上涉及一种电子部件、一种封装体以及一种制造电子部件的方法。

背景技术：

1、常规的封装体可以包括例如安装在诸如引线框架的芯片载体上的电子部件，可以通过从芯片延伸到芯片载体或引线的连接导线电连接，并且可以使用模制化合物作为包封材料来模制。

技术实现思路

1、可能需要一种具有高可靠性和合理的制造工作量的电子部件。

2、根据一个示例性实施例，提供了一种电子部件，所述电子部件包括半导体本体、在所述半导体本体的中央部分中的有源区域、以及用于释放应力并被形成为所述半导体本体的侧向边缘部分的应力释放结构，所述侧向边缘部分具有不超过所述半导体本体的最大厚度的40％的最小厚度。

3、根据另一个示例性实施例，提供了一种封装体，所述封装体包括载体和具有上面提到的特征并安装在所述载体上的电子部件，其中，所述电子部件的应力释放结构在所述侧向边缘部分与所述载体之间的界面处释放应力。

4、根据又一示例性实施例，提供了一种制造电子部件的方法，其中，所述方法包括：在半导体本体的中央部分中形成有源区域，以及形成用于释放应力的应力释放结构作为半导体本体的侧向边缘部分，所述侧向边缘部分形成为具有不超过所述半导体本体的最大厚度的40％的最小厚度。

5、根据一个示例性实施例，一种电子部件具有带有中央有源区域(例如，其中具有至少一个单片集成电路元件)的半导体本体。可以提供一种应力释放结构，所述应力释放结构可以形成为所述半导体本体的侧向边缘部分，用于在电子部件的制造和/或使用期间释放应力。有利地，所述侧向边缘部分可以具有不超过所述半导体本体的最大厚度的40％的最小厚度。已经发现，当半导体本体的边缘处的厚度局部地减小到所述半导体本体的最大厚度的40％或更小时，可以实现对施加到所述半导体本体的应力(特别是拉应力)的高效抑制，这可以提高所述电子部件和之中有安装在载体上的这种电子部件的封装体的可靠性。简而言之，特别是当电子部件安装在载体(例如引线框架结构)上时，当相应的封装体经受强烈变化的温度时，可能有特别大量的应力在与载体的界面处被施加到所述半导体本体的边缘。例如，这可能使得所述电子部件从所述载体分层，例如考虑到所述电子部件的材料与所述载体的材料之间的cte(膨胀系数)不匹配。已经发现，在所述半导体本体的边缘处进行足够强的局部减薄可以降低应力，并且可以提高所述电子部件和所述封装体的机械可靠性。同时，为了在所述电子部件的机械薄弱点区域中选择性地释放应力的目的，具体地对所述半导体本体的侧向边缘部分进行局部减薄可以允许所述半导体本体的其它部分保持得更厚。这可以使电子部件整体保持稳定且可靠地抵抗机械冲击，并且可以保证符合需要一定厚度的半导体本体(例如在其有源区域中)的应用。例如，可以在半导体本体的侧向边缘部分中形成倒角，用于使所述半导体本体的侧向边缘部分局部减薄，以便特别地在应力最明显的地方释放应力。进一步有利的是，当选择性地进行局部减薄或者甚至仅对所述半导体本体的侧向边缘部分进行局部减薄时，所述半导体本体的主要部分可以保持不减薄，并且因此可以不受限制地用于形成有源区域。将应力释放减薄集中或限制在所述半导体本体的侧向边缘部分还可以允许高效地使用半导体面积，以便在单位半导体晶片上有大量的电子部件。因此，示例性实施例可以提高吞吐量、效率和产量。

6、进一步的示例性实施例的描述

7、在下文中，将解释所述电子部件、所述封装体和所述方法的进一步的示例性实施例。

8、在本技术的上下文中，术语“电子部件”可以特别地包括半导体芯片(特别是功率半导体芯片)、有源电子器件(例如晶体管)、无源电子器件(例如电容或电感或欧姆电阻)、传感器(例如麦克风、光传感器或气体传感器)、致动器(例如扬声器)和微机电系统(mems：microelectromechanical system)。然而，在其它实施例中，电子部件也可以是不同类型的，例如机电构件、特别是机械开关等。特别地，电子部件可以是在其表面部分中具有至少一个集成电路元件(例如二极管或晶体管)的半导体芯片。电子部件可以是裸露的裸片或者可以已经被封装或包封。根据示例性实施例实施的半导体芯片可以以硅技术、氮化镓技术、碳化硅技术等形成。

9、在本技术的上下文中，术语“半导体本体”可以特别地表示包括半导体材料的本体。半导体本体最初可以是半导体晶片的一部分，并且可以在制造工艺期间从晶片化合物分离。例如，半导体本体包括硅或碳化硅。半导体本体可以主要由半导体材料制成。例如，半导体本体可以是板状结构或立方体状结构。

10、在本技术的上下文中，术语“有源区域”可以特别地表示之中形成或集成有至少一个集成电路元件的半导体本体的一部分。例如，这种集成电路元件可以单片集成在半导体本体中。例如，这种集成电路元件可以是二极管、晶体管、欧姆电阻、电容或电感。

11、在本技术的上下文中，术语“用于释放应力的应力释放结构”可以特别地表示半导体本体的结构构造，其降低、抑制、消散或甚至消除施加到半导体本体的应力。更具体地说，应力释放结构可以被构造用于释放拉应力。附加性地或替代性地，应力释放结构还可以释放其它种类的应力、例如压应力。此外，应力释放结构可以特别地降低在半导体本体的侧向边缘部分中的应力。在这样的侧向边缘部分中，半导体本体可能特别容易受到这样的应力的影响，该应力可能使得在侧向边缘部分中与载体的分层。

12、在本技术的上下文中，术语“侧向边缘部分”可以特别地表示半导体本体的紧邻半导体本体的侧向轮廓的至少一部分的区段。特别地，侧向边缘部分可以对应于侧壁的至少一部分或者甚至对应于整个侧壁。侧向边缘部分可以从侧向轮廓或侧壁侧向向内地朝向半导体本体的有源区域延伸，但是不延伸进入半导体本体的有源区域中。例如，侧向边缘部分可以是沿着半导体本体的周边的至少一部分延伸的半导体本体的外部边缘部分。

13、在本技术的上下文中，术语“最小厚度”可以特别地表示半导体本体的最小竖直延伸尺寸。换句话说，最小厚度可以是侧向边缘部分的最薄处的竖直尺寸。例如，侧向边缘部分的最薄区段也可以是整个半导体本体的最薄区段。例如，最小厚度可以大于零或者可以是零。例如，最小厚度可以存在于半导体本体的侧向轮廓处。

14、在本技术的上下文中，术语“最大厚度”可以特别地表示半导体本体的最大竖直延伸尺寸。换句话说，最大厚度可以是半导体本体的最厚处的竖直尺寸。例如，除了局部减薄的侧向边缘部分之外，半导体本体可以在其整个延伸部分上具有恒定的厚度。例如，最大厚度可以存在于半导体本体的侧向轮廓内部的中央区域中。

15、在本技术的上下文中，术语“封装体”可以特别地表示一种电子装置，其可以包括安装在(特别是至少部分导电的)载体上的一个或多个电子部件。封装体的所述组成部分可以可选地至少部分地被包封材料包封。进一步可选地，一个或多个导电互连体(例如金属柱、凸块、连接导线和/或夹)可以在封装体中实施，例如用于电耦合和/或机械支撑电子部件。

16、在本技术的上下文中，术语“载体”可以特别地表示支撑结构(其可以是至少部分导电的)，所述支撑结构用作待安装在其上的电子部件的机械支撑，并且所述支撑结构还可以有助于电子部件与封装体的外围之间的电互连。换句话说，载体可以实现机械支撑功能和电连接功能。载体可以包括或由单个部件、经由包封体或其它封装体构件接合的多个部件、或载体的子组件组成。当载体形成引线框架的一部分时，所述载体可以是或可以包括裸片焊盘。

17、在一个实施例中，所述应力释放结构在所述半导体本体的外部边缘与所述半导体本体达到其最大厚度的位置之间的侧向延伸尺寸是所述半导体本体的最大厚度的至少10％。所述应力释放结构的足够大的侧向延伸尺寸对抑制拉应力具有积极影响，例如参见图7。因此，可能有利的是，所述应力释放结构的侧向延伸尺寸是最大半导体厚度的至少十分之一。

18、在一个实施例中，应力释放结构的所述侧向延伸尺寸是所述半导体本体的最大厚度的至少20％。再次参考图7，当释放结构的侧向延伸尺寸进一步优选地增加到或超过20％时，拉应力可以进一步降低。描述性地说，这可以扩展半导体本体的空间范围，在所述空间范围中，半导体本体被主动地保护免受应力。

19、在一个实施例中，应力释放结构的所述侧向延伸尺寸不大于150μm、特别是不大于100μm。从图7也可以看出，当超过一定限度时，应力释放结构的足够大的侧向延伸尺寸的积极影响变得较弱。因此，应力释放结构的侧向延伸尺寸的进一步增加对应力释放的进一步改进可能仅具有较小的影响。同时，可能有利的是，限制应力释放结构的侧向延伸尺寸，其优选地为具有150μm的上限，以使半导体本体保持具有大的有源可用半导体面积。这可以允许在单位晶片上制造大量的半导体芯片型电子部件。简而言之，半导体本体的有源面积除以所述半导体本体的整个面积的百分比于是可以增加。

20、在一个实施例中，所述侧向边缘部分具有不超过所述半导体本体的最大厚度的20％的最小厚度。将侧向边缘部分进一步强化减薄到最大值的五分之一或更小可以进一步增强半导体本体的最关键边缘区域处的应力释放。

21、在一个实施例中，所述侧向边缘部分在半导体本体的外部边缘处具有为零的最小厚度。例如如图3所示，边缘厚度甚至可以在外端部处减小到零，这可以避免任何竖直侧壁。这可以提供极好的抗应力保护。例如，半导体本体的厚度可以逐渐地、优选地线性地减小到零，以产生被可靠地保护以防止电子部件与载体之间的分层的封装体。

22、在一个实施例中，侧向边缘部分的至少一部分具有凹形形状或具有直形形状。凹形形状具有的优点是：可以在小的侧向延伸尺寸上实现非常大的厚度减小。因此，高效的应力释放可以与非常低的用于形成有源区域的半导体面积的损失相结合。当侧向边缘部分形成为具有直形形状时，可以获得高效的应力释放，同时产生机械稳健的边缘部分。

23、在一个实施例中，所述最大厚度在20μm至220μm的范围内、特别是在30μm至120μm的范围内。例如，所述最大厚度可以是110μm。从上述范围可以看出，甚至可以满足这样的设计：需要相对大的厚度但不妥协于应力引起的分层。

24、在一个实施例中，所述侧向边缘部分处的最小厚度不大于50μm、特别地不大于30μm、更特别地在10μm至30μm的范围内。在减薄的侧向边缘部分的最外端部处的这种最小厚度可以足够小，以高效地消散在所述半导体本体的延伸部分之上的应力最明显的地方、即在边缘区域中的应力。

25、在一个实施例中，所述应力释放结构沿着所述半导体本体的整个周缘延伸。当所述应力释放结构形成为沿着所述半导体本体的整个周边延伸的闭合环形结构(例如倒角)时，沿着周边就不会出现应力峰值，从而可以制造特别可靠的封装体。

26、在一个替代性实施例中，所述应力释放结构可以仅在围绕所述半导体本体的周缘的一个或多个有限的周边区段中延伸。这可以允许获得非常高的用于形成有源器件的半导体面积。

27、在一个实施例中，所述应力释放结构由所述半导体本体的外部边缘处的竖直区段和连接在所述竖直区段与所述半导体本体的水平表面之间的倾斜区段来界定出。例如，所述倾斜区段可以是直的(参见图5)或者可以是凹的(参见图6)。特别地，可以通过机械切割与激光切割的组合或通过两阶段机械切割工艺容易地形成凹形结构。此外，凹入的凹部或凹口可以使得在小的侧向尺寸上厚度显著地减小，从而确保高效的应力释放以及半导体面积被高效使用。

28、在一个实施例中，所述应力释放结构被构造用于释放拉应力。拉应力可以是在特定方向上拉伸半导体本体的应力。然而，附加性地或替代性地，应力释放结构被构造用于释放压应力也是可能的。压应力可以以与拉应力相同的方式定义，但是其具有负值，以便表示对半导体本体的压缩。由应力释放结构释放的应力可以是热引起的，即可以由加热和/或冷却引起。

29、在一个实施例中，所述电子部件被配置为功率半导体芯片。因此，电子部件(例如半导体芯片)可以用于例如汽车领域中的功率应用场合，并且可以例如具有至少一个集成绝缘栅双极晶体管(igbt)和/或至少一个另一类型的晶体管(例如mosfet、jfet、hemt等)和/或至少一个集成二极管。这种集成电路元件可以例如以硅技术或基于宽带隙半导体(例如碳化硅、氮化镓)来制造。半导体功率芯片可以包括一个或多个场效应晶体管、二极管、逆变器电路、半桥、全桥、驱动器、逻辑电路、其它器件等。关于应力消除的示例性实施例的优点对于功率裸片而言尤其明显。

30、在一个实施例中，所述封装体被配置为功率封装体。功率封装体可以是包括作为电子部件的至少一个功率芯片的封装体。因此，封装体可以被配置为功率模块，例如诸如半导体功率封装体的模制功率模块。例如，所述封装体的一个示例性实施例可以是智能功率模块(ipm：intelligent power module)。所述封装体的另一个示例性实施例是双列直插式封装体(dip：dual inline package)。

31、在一个实施例中，所述半导体本体包括碳化硅。由于碳化硅具有比例如硅或其它半导体材料大得多的刚度，因此对于碳化硅类型的电子部件而言，特别是在载体与电子部件之间的界面区域中封装体损坏的风险可能特别明显。特别是在碳化硅技术中，应力释放可能具有最大的优势。

32、在一个实施例中，所述应力释放结构形成为所述半导体本体的侧向边缘部分处的应力释放凹口或应力释放倒角。这样的凹口或倒角可以优选地是凹形的，用于在短的侧向尺寸上实现半导体厚度的显著减小。

33、在一个实施例中，所述载体在与所述电子部件的界面处包括金属材料。因此，所述金属载体材料可以面向所述电子部件的半导体材料例如仅由薄焊料层隔开。这可能使得界面处的热膨胀系数突然变化。因此，温度变化可能会在界面处引起应力，倾向于使所述电子部件从所述载体分层。通过所述应力释放结构，可以强烈地抑制这种趋势。

34、在一个实施例中，所述载体包括由引线框架结构和两个相反的主表面上具有金属层的陶瓷片组成的组中的一个。例如，所述载体是引线框架结构(例如由铜制成)。优选地，这种引线框架型载体包括裸片焊区或裸片焊盘，电子部件安装在所述裸片焊区或裸片焊盘上。此外，这种引线框架型载体可以包括至少一个引线、优选地包括多个引线。引线框架结构可以是封装体的金属结构，其将信号从电子部件传送到外部和/或沿相反方向传送信号。然而，这样的载体也可以是dab(直接铝连接：direct aluminum bonding)衬底、dcb(直接铜连接：direct copper bonding)衬底等。此外，所述载体也可以被配置为活性金属钎焊(amb：active metal brazing)衬底。此外，所述载体的至少一部分可以连同所述电子部件一起被包封材料包封。

35、在一个实施例中，所述封装体包括在所述载体与所述电子部件之间的焊料层。例如，所述焊料层具有小于10μm的厚度、特别是在1μm至5μm的范围内的厚度。相应地，制造方法可以包括通过焊接、特别是通过扩散焊接将所述电子部件安装在所述载体上。这种焊料薄层可以用于通过扩散焊接将所述电子部件与所述载体连接。在扩散焊接期间，所述电子部件可以在特别是高于200℃的高温下被压到所述载体上。这可能使得电子部件与载体之间牢固地连接，随后冷却至室温。所产生的热应力通常会导致电子部件与载体之间的伪影，可以通过所述电子部件的边缘部分中的应力释放结构显著地降低所产生的热应力。

36、在一个实施例中，所述方法包括沿着分离线将半导体本体从晶片分离，使得通过所述分离形成应力释放结构。有利的是，将半导体晶片单个化成电子部件(以半导体芯片的形式)可以与应力释放结构的成形协同组合，所述应力释放结构用于释放半导体本体处或半导体本体与载体之间的应力。这可以使制造过程非常高效。例如，可以选择工艺参数(例如激光切割功率)和/或硬件参数(例如机械切割刀片的形状)来调整半导体本体的侧向边缘部分处的应力释放结构的形状。

37、在一个实施例中，所述分离包括：执行穿入(但不完全穿过)晶片的第一分离工艺，以及执行穿透晶片的随后的第二分离工艺(即，最终将所述晶片分离成单独的半导体本体或电子部件)。通过两阶段切割，第一切割阶段仅延伸穿过晶片的一部分并在半导体本体的侧向边缘部分处限定出应力释放结构的形状，然后第二切割阶段可以通过延伸穿透整个晶片来完成切割并且完成对应力释放结构的形状的限定。这可以允许简单且精确地限定应力释放结构的特性。例如，第一切割阶段可以形成较宽的切割沟槽，而第二切割阶段可以形成较深的切割沟槽。

38、在一个实施例中，所述第一分离工艺和所述第二分离工艺中的一个或两个包括机械切割工艺。例如，第一分离工艺可以是使用较宽的切割刀片的第一机械切割工艺，而随后的第二机械切割工艺使用较窄的切割刀片。

39、在一个实施例中，所述第二分离工艺包括激光切割工艺。例如，第一分离工艺可以是使用切割刀片的机械切割工艺，而第二分离工艺可以是形成比机械切割工艺更窄的切口的激光切割工艺。激光切割工艺可以是干式激光切割工艺，在所述干式激光切割工艺期间，激光束切割半导体晶片的厚度的至少一部分。适于限定应力释放结构的干式激光切割工艺的一个示例是多束激光切割工艺。然而，激光切割工艺也可以是湿式激光切割工艺，在所述湿式激光切割工艺期间，当切割穿过半导体晶片的厚度的至少一部分时，激光束在液体(例如水)中被引导。湿式激光切割工艺的优点是对激光束的适当的空间引导和冷却。此外，湿式激光切割工艺可以减少烧蚀。

40、在一个实施例中，所述分离包括通过激光、特别是通过多束激光或通过液体引导的激光来执行穿透晶片的单个分离过程。因此，仅单个切割工艺可能就足以在分离单个半导体本体或电子部件的同时形成具有明确限定的形状的应力释放结构。

41、在一个实施例中，所述分离可以仅包括单个激光切割阶段。例如，当使用多束激光时，可以通过单个激光切割形成具有应力释放功能的倒角的侧向边缘部分。

42、在一个实施例中，所述方法包括通过蚀刻形成应力释放结构。特别地，各向异性蚀刻工艺可以用于去除半导体材料，以用于将应力释放结构的形状限定成例如倒角的侧向边缘部分的形式。所述蚀刻可以有助于或可以不有助于将晶片分离成各个单独的半导体本体或电子部件。还可能的是，首先完成将晶片(例如，机械地和/或通过激光)分离成各个单独的电子部件，随后使分离的电子部件经受蚀刻处理，以用于限定或精细化半导体本体的侧向边缘部分处的应力释放结构的几何形状。

43、在一个实施例中，所述封装体包括包封所述电子部件的至少一部分的包封材料。在本技术的上下文中，术语“包封材料”可以特别地表示包围电子部件的至少一部分和载体的一部分的基本上电绝缘的材料，以提供机械保护、电绝缘，并且可选地有助于在操作期间散热。特别地，所述包封材料可以是模制化合物。模制化合物可以包括可流动且可硬化的材料的基质和嵌入其中的填料颗粒。例如，填料颗粒可以用于调整模制部件的性质、特别是增强导热性。作为模制化合物(例如基于环氧树脂)的替代物，包封材料也可以是灌封化合物(例如基于硅胶)。

44、在一个实施例中，所述封装体包括将电子部件与载体(特别是与裸片焊盘和/或与至少一个引线)电耦合的至少一个导电耦合元件。这种导电耦合元件可以是夹、连接导线或连接带。夹可以是以高连接面积实现与相应的电子部件的上主表面电连接的弯曲导电体。除了这种夹之外或作为这种夹的替代，还可以在封装体中实施一个或多个其它导电互连体，例如连接电子部件与裸片焊盘和/或引线或者连接电子部件的不同焊盘的连接导线和/或连接带。

45、例如，根据其它示例性实施例的封装体可以被配置为由引线框架连接的功率模块、控制集成功率系统(cipos：control integrated power system)封装体、晶体管外形(to：transistor outline)封装体、四方扁平无引线封装体(qfn：quad flat no leadspackage)封装体、小外形(so：small outline)封装体、小外形晶体管(sot：small outlinetransistor)封装体和薄小外形封装体(tsop：thin small outline package)封装体组成的组中的一种。例如，所述封装体可以在申请人infineon technologies ag的“cipostmmini”配置或“to-247”配置中实施。用于传感器和/或机电装置的封装体也是可能的实施例。此外，示例性实施例还可以涉及用作纳米电池或纳米燃料电池或具有化学、机械、光学和/或磁性致动器的其它装置的封装体。因此，根据一个示例性实施例的封装体与标准封装概念完全兼容，并且在外观上表现为常规封装体，这是对用户来说非常方便。

46、在一个实施例中，至少一个另外的电子部件安装在所述载体上。因此，多个电子部件可以并排安装在同一载体上。例如，至少两个电子部件可以安装在一个载体上。这可以允许实现甚至复杂或精密的电子功能，同时得到低应力封装体。

47、可以使用半导体衬底、特别是硅衬底作为形成电子部件的基础的衬底或晶片。替代性地，可以提供氧化硅或另一绝缘体衬底。还可以实施锗衬底或iii-v族半导体材料。例如，示例性实施例可以以gan或sic技术来实施。

48、上述和其它目的、特征和优点将从结合附图所作的以下描述和所附权利要求中变得显而易见，在附图中，相同的部分或元件由相同的附图标记表示。