一种存储阵列的检测电路及其检测方法、存储器与流程

本公开涉及半导体存储器技术，尤其涉及一种存储阵列的检测电路及其检测方法、存储器。

背景技术：

1、半导体存储器广泛用于将信息存储在各种电子设备中，例如计算机，无线通信设备，摄像机，数字显示器等。通过将半导体存储器内的存储器单元编程到各种状态，用于存储信息。

2、通常，半导体存储器包含大的存储器单元阵列，这些存储器单元被细分为几个相同大小的单独的，大小相等且可在内部寻址的子阵列。将阵列分成子阵列有助于制造零件。这些存储器单元的子阵列都具有与它们相连的相同或相似的内部地址引线，以便以类似的方式访问每个子阵列。

3、但是存储器单元阵列在制造和设计过程中存在缺陷，因此，通过测试确定缺陷的类型及其在存储器单元阵列上的位置是至关重要的。

技术实现思路

1、有鉴于此，本公开实施例提供一种存储阵列的检测电路及其检测方法、存储器。

2、根据本公开实施例的第一方面，提供了一种存储阵列的检测电路，包括：

3、至少一个存储阵列，所述存储阵列包括多个存储单元；

4、写入电路，与所述存储阵列连接，所述写入电路配置为，向所述存储阵列的每个存储单元写入相同的初始数据；

5、读取电路，与所述存储阵列连接，所述读取电路配置为，读取所述存储阵列的每个存储单元中存储的数据；

6、数据压缩电路，与所述读取电路连接，所述数据压缩电路配置为，将从所述存储单元中读取的数据进行比较，根据读取的数据是否相同，检测所述存储阵列是否存在缺陷。

7、在一些实施例中，还包括：数据传输接口，所述数据传输接口配置为，通过所述数据传输接口写入初始数据和读取存储数据，所述数据传输接口包括至少4个传输子接口；

8、所述存储阵列包括多个存储矩阵，每个所述存储矩阵包括多个存储子阵列，每个所述存储子阵列包括多个存储单元；所有的所述存储子阵列分为至少4组，每组所述存储子阵列与每个所述传输子接口一一对应电连接。

9、在一些实施例中，所述数据压缩电路包括第一数据压缩电路和第二数据压缩电路；

10、所述第一数据压缩电路，与所述读取电路连接，所述第一数据压缩电路配置为，分别判断每个所述传输子接口输出的多个存储单元的数据是否相同；

11、所述第二数据压缩电路，与所述第一数据压缩电路连接，所述第二数据压缩电路配置为，判断任意两个传输子接口输出的数据相互之间是否相同。

12、在一些实施例中，还包括：数据传输接口，所述数据传输接口配置为，通过所述数据传输接口写入初始数据和读取存储数据，所述数据传输接口包括至少4个第一传输子接口，每个所述第一数据传输子接口包括至少4个第二传输子接口；

13、所述存储阵列包括多个存储矩阵，多个所述存储矩阵分成至少4组，每组所述存储矩阵与每个所述第一传输子接口一一对应电连接；每个所述存储矩阵包括多个存储子阵列，每个所述存储子阵列包括多个存储单元；每个所述存储矩阵中的多个所述存储子阵列分为至少4组，每组所述存储子阵列与每个所述第二传输子接口一一对应电连接。

14、在一些实施例中，所述数据压缩电路包括第一数据压缩电路和第二数据压缩电路；

15、所述第一数据压缩电路，与所述读取电路连接，所述第一数据压缩电路配置为，分别通过每个所述第一传输子接口获取所对应的所有的第二传输子接口输出的数据，且分别判断每个所述第二传输子接口输出的数据是否相同；

16、所述第二数据压缩电路，与所述第一数据压缩电路连接，所述第二数据压缩电路配置为，判断任意两个所述第二传输子接口输出的数据相互之间是否相同。

17、在一些实施例中，还包括：

18、输出电路，与所述第一数据压缩电路和所述第二数据压缩电路连接；所述输出电路配置为，根据所述第一数据压缩电路和所述第二数据压缩电路的判断结果，输出三种状态。

19、在一些实施例中，还包括：

20、定位电路，所述定位电路配置为，在所述存储阵列存在缺陷时，对发生缺陷的存储单元进行定位标记。

21、根据本公开实施例的第二方面，提供一种存储阵列的检测方法，包括：

22、写入电路向所述存储阵列的每个存储单元写入相同的初始数据；

23、读取电路读取存储阵列的每个存储单元中存储的数据；

24、数据压缩电路将从存储单元中读取的数据进行比较，根据读取的数据是否相同，检测所述存储阵列是否存在缺陷。

25、在一些实施例中，所述存储阵列包括多个存储矩阵，每个所述存储矩阵包括多个存储子阵列，每个所述存储子阵列包括多个存储单元；将所有的所述存储子阵列分为至少4组，每组所述存储子阵列所对应的存储单元中的数据通过相同的传输子接口输出，所述传输子接口的数量与所述存储子阵列的分组数量一一对应。

26、在一些实施例中，所述数据压缩电路包括第一数据压缩电路和第二数据压缩电路；

27、所述第一数据压缩电路，分别将每个所述传输子接口输出的数据进行比较，判断每个所述传输子接口输出的多个存储单元中的数据是否相同；

28、若不相同，则所述存储阵列存在缺陷；若相同，则使用所述第二数据压缩电路进行再一次比较；

29、所述第二数据压缩电路，将任意两个所述传输子接口输出的数据进行比较，判断任意两个所述传输子接口输出的数据相互之间是否相同；若不相同，则所述存储阵列存在缺陷；若相同，且输出的数据与所述初始数据也相同，则存储阵列不存在缺陷。

30、在一些实施例中，所述存储阵列包括多个存储矩阵，多个所述存储矩阵分成至少4组，每组所述存储矩阵通过第一传输子接口输出数据，所述第一传输子接口的数量与所述存储矩阵的分组数量一一对应；

31、每个所述存储矩阵包括多个存储子阵列，每个所述存储子阵列包括多个存储单元；每个所述存储矩阵中的多个所述存储子阵列分为至少4组，每组所述存储子阵列通过第二传输子接口输出数据，所述第二传输子接口的数量与所述存储子阵列的分组数量一一对应。

32、在一些实施例中，所述数据压缩电路包括第一数据压缩电路和第二数据压缩电路；

33、所述第一数据压缩电路，通过所述第一传输子接口获取第一组所述存储矩阵所对应的所有的第二传输子接口输出的数据，分别判断每个所述第二传输子接口输出的多个存储单元中的数据是否相同；若不相同，则第一组所述存储矩阵存在缺陷；若相同，则使用所述第二数据压缩电路进行再一次比较；

34、所述第二数据压缩电路，将任意两个所述第二传输子接口输出的数据进行比较，判断任意两个所述第二传输子接口输出的数据相互之间是否相同；若不相同，则第一组所述存储矩阵存在缺陷；若相同，且输出的数据与所述初始数据也相同，则所述第一组存储矩阵不存在缺陷；

35、将所述存储阵列中其余的存储矩阵进行同样的操作，若每个存储矩阵中的存储单元的数据都相同，且输出的数据与所述初始数据也相同，则所述存储阵列不存在缺陷。

36、在一些实施例中，还包括：

37、输出电路在所述第一数据压缩电路判断多个所述存储单元中的数据不相同时，输出高阻态，在所述第二数据压缩电路判断多个所述存储单元中的数据不相同时，输出“0”，在所述第二数据压缩电路判断多个所述存储单元中的数据相同，且与所述初始数据也相同时，输出“1”。

38、在一些实施例中，还包括：

39、在所述存储阵列存在缺陷时，定位电路对发生缺陷的存储单元进行定位标记。

40、根据本公开实施例的第三方面，提供一种存储器，包括如上述实施例中任一项所述的存储阵列的检测电路。

41、本公开实施例中，通过先对存储阵列的每个存储单元写入相同的初始数据，然后进行读取，通过数据压缩电路将读取到的数据进行比较，根据比较结果，判断存储阵列是否存在缺陷，以便对缺陷进行修正。