存储芯片扰码验证方法与流程

本发明涉及半导体，特别涉及一种存储芯片扰码验证方法。

背景技术：

1、嵌入式闪存(以下简称为“闪存”)是一种非易失性存储器，由于其具有断电后数据也不会丢失，能够反复擦除、读、写等优势，因此广泛应用于手机、数码照相机、平板电脑等电子设备中。

2、对于闪存器件，在其制造过程中可能会遇到各种各样的失效模式(单bit或者多bit失效等)，为看到真实、准确的失效现场，需要对闪存器件进行物理失效分析，即找到失效bit在芯片上的实际物理地址。在对存储器芯片物理解析时，首先需要进行扰码验证，即找到电学地址和物理地址的对应关系。通常扰码验证的方法是：使用激光在芯片正面进行物理破坏，然后测试电学失效地址，后面再通过多个样品的物理解析，确认物理和电学对应关系。

3、但随着闪存器件布线层次的增加，以及客户对闪存器件采取了加密保护措施，使得上述扰码验证过程存在较多困难。

技术实现思路

1、本发明的目的在于提供一种存储芯片扰码验证方法，用以高效地进行扰码验证。

2、为解决上述技术问题，本发明提供的存储芯片扰码验证方法，包括：

3、提供待扰码验证的存储芯片，其具有存储层及位于所述存储层上的若干互连层；

4、对所述存储芯片的至少一存储单元持续执行编码操作，直至出现至少一个失效存储单元，并获取所述失效存储单元的电学地址；

5、去除所述存储芯片的若干互连层以暴露靠近所述存储层的互连层，获取暴露的互连层中的失效结构，并以所述失效结构所在地址作为物理地址；

6、根据所述失效存储单元的电学地址及物理地址，获得所述存储芯片的扰码验证方法。

7、可选的，获得所述电学地址的步骤包括：

8、将所述存储芯片与自动测试系统连接；

9、对所述存储芯片的至少一存储单元持续执行编码操作，直至从所述自动测试系统上读出至少一失效存储单元，并从所述自动测试系统获取所述失效存储单元的电学地址。

10、可选的，所述存储芯片包括nor型闪存芯片，所述nor型闪存芯片包括控制栅线、字线及位线；

11、对所述存储芯片的至少部分存储单元持续执行编码操作包括，对所述分栅闪存芯片的控制栅线及位线持续外灌高电平，以使至少一存储单元上的第一互连层失效。

12、可选的，对所述nor型闪存芯片的控制栅线及位线输入直流高电平信号或者连续脉冲信号，所述持续脉冲信号中高电平及所述直流高电平信号的持续时间均大于正常编码时的高电平时间。

13、可选的，所述外灌高电平的电压大于或等于正常编码操作的电压。

14、可选的，所述互连层包括逐渐远离所述存储层的第一至第n互连层，所述第一互连层用于电性引出所述存储层，n为大于2的正整数；

15、采用研磨工艺和/或化学腐蚀损伤去除第二至第n互连层，以暴露所述第一互连层；

16、在暴露的第一互连层中，以所述第一互连层中存在的金属异常缺失作为失效结构，并以所述失效结构所在的行和列作为所述失效存储单元的物理地址。

17、可选的，获取第二互连层至所述存储芯片表面的厚度数据，利用所述厚度数据由所述存储芯片表面研磨至暴露所述第一互连层。

18、可选的，所述第一互连层包括连接线及连接于所述连接线上的连接柱，所述失效结构包括所述至少部分金属异常缺失的连接柱。

19、可选的，根据所述失效存储单元的电学地址及物理地址，获得所述存储芯片的扰码验证方法的步骤包括：

20、依据存储芯片设计逻辑，获得至少一个预设的逻辑转换公式，用于电学地址和物理地址的相互转化；

21、选择其中一个所述预设的逻辑转换公式，由所述电学地址获得对应的理论物理地址；

22、对比所述理论物理地址和实际获得的所述物理地址，以进行扰码验证。

23、可选的，根据所述失效存储单元的电学地址及物理地址，获得所述存储芯片的扰码验证方法的步骤包括：

24、依据存储芯片设计逻辑，获得至少一个预设的逻辑转换公式，用于电学地址和物理地址的相互转化；

25、选择其中一个所述预设的逻辑转换公式，由所述物理地址获得对应的理论电学地址；

26、对比所述理论电学地址和实际获得的所述电学地址，以进行扰码验证。

27、综上所述，本发明对存储芯片的至少一存储单元持续进行编码操作直至出现一个失效存储单元并获取其电学地址，再通过去除存储层上的若干互连层以暴露靠近存储层的互连层，获取暴露的互连层中的失效结构，并以失效结构所在地址作为物理地址，即可利用上述对应的电学地址和物理地址进行扰码验证，换言之，本发明通过对所选择的存储单元施加持续的编程电流直至其因此出现失效，其对应的失效结构出现在靠近存储层的互连层中，再去除失效结构上的互连层以暴露该失效结构，从而可高效且准确地获得至少一对相匹配的电学地址和物理地址，以提高扰码验证的效率及准确性。

技术特征：

1.一种存储芯片扰码验证方法，其特征在于，包括：

2.根据权利要求1所述的存储芯片扰码验证方法，其特征在于，获得所述电学地址的步骤包括：

3.根据权利要求2所述的存储芯片扰码验证方法，其特征在于，所述存储芯片包括nor型闪存芯片，所述nor型闪存芯片包括控制栅线、字线及位线；

4.根据权利要求3所述的存储芯片扰码验证方法，其特征在于，对所述nor型闪存芯片的控制栅线及位线输入直流高电平信号或者连续脉冲信号，所述持续脉冲信号中高电平及所述直流高电平信号的持续时间均大于正常编码时的高电平时间。

5.根据权利要求3或4所述的存储芯片扰码验证方法，其特征在于，所述外灌高电平的电压大于或等于正常编码操作的电压。

6.根据权利要求1所述的存储芯片扰码验证方法，其特征在于，所述互连层包括逐渐远离所述存储层的第一至第n互连层，所述第一互连层用于电性引出所述存储层，n为大于2的正整数；

7.根据权利要求6所述的存储芯片扰码验证方法，其特征在于，获取第二互连层至所述存储芯片表面的厚度数据，利用所述厚度数据由所述存储芯片表面研磨至暴露所述第一互连层。

8.根据权利要求6所述的存储芯片扰码验证方法，其特征在于，所述第一互连层包括连接线及连接于所述连接线上的连接柱，所述失效结构包括所述至少部分金属异常缺失的连接柱。

9.根据权利要求1所述的存储芯片扰码验证方法，其特征在于，根据所述失效存储单元的电学地址及物理地址，获得所述存储芯片的扰码验证方法的步骤包括：

10.根据权利要求1所述的存储芯片扰码验证方法，其特征在于，根据所述失效存储单元的电学地址及物理地址，获得所述存储芯片的扰码验证方法的步骤包括：

技术总结本发明提供了一种存储芯片扰码验证方法，包括：提供待扰码验证的存储芯片；对存储芯片的至少一存储单元持续执行编码操作，直至出现至少一个失效存储单元，并获取失效存储单元的电学地址；去除存储芯片的若干互连层以暴露靠近存储层的互连层，获取暴露的互连层中的失效结构，并以失效结构所在地址作为物理地址；根据失效存储单元的电学地址及物理地址，获得存储芯片的扰码验证方法。本发明中，通过对所选择的存储单元施加持续的编程电流直至其因此出现失效，其对应的失效结构出现在靠近存储层的互连层中，再去除失效结构上的互连层以暴露该失效结构，从而获得至少一对相匹配的电学地址和物理地址，以提高扰码验证的效率及准确性。技术研发人员：袁鹏宇,张庆文受保护的技术使用者：上海华虹宏力半导体制造有限公司技术研发日：技术公布日：2024/1/16