差分阻变式存储器芯片及其控制方法与流程

本申请涉及阻变式存储器，尤其涉及一种差分阻变式存储器芯片及其控制方法。

背景技术：

1、由2t2r差分阻变式存储单元构成的rram （resistive random access memory，阻变式存储器）非挥发性存储器，每个2t2r差分阻变式存储单元内均包含两个电阻态不同的rram（指阻变器件），其中一个为电阻较高的状态，另一个为电阻较低的状态。当改写数据时，高阻态rram需要改写成低阻态，低阻态rram需要改写成高阻态，且两种阻态改变需要施加的操作电压不同。

2、针对两种阻态改变，相关技术中存在两种操作电压施加方案，一种方案是强制使用相同操作电压，虽然能保证较高的加压效率，但是由于偏离了rram所需恰当的操作条件，会导致存储器的可靠性损失，降低位线的复用率，降低存储器的密度，同时增加外围电路面积，导致无实用价值；另一种方案是同时为两种不同的阻态改变施加对应的操作电压，则导致字线、位线无法共用，进而导致存储器阵列的密度更低，外围电路面积更大，失去实用价值。因此，现在需要提供一种在不损失存储器的可靠性以及尽可能少增加外围电路面积的情况下，保证存储器的写操作过程的加压效率的技术方案。

技术实现思路

1、本申请提供了一种差分阻变式存储器芯片及其控制方法，以在不损失存储器的可靠性以及尽可能少增加外围电路面积的情况下，保证存储器的写操作过程的加压效率。本申请的技术方案如下：

2、第一方面，本申请实施例提供了一种差分阻变式存储器芯片，包括多个2t2r差分阻变式存储单元构成的存储单元阵列、控制器、读电路和写电路，每个所述2t2r差分阻变式存储单元包括两个阻变器件；

3、所述控制器包括算法状态机、选中侧译码器、掩码编码器、掩码缓存器和写驱动器使能译码器，所述算法状态机控制所述选中侧译码器、所述掩码编码器和所述写驱动器使能译码器工作，所述算法状态机用于设置当前阻态改变类型；其中，所述阻态改变类型指示所述阻变器件的阻态改变方向；

4、所述选中侧译码器用于根据所述算法状态机输出的当前阻态改变类型和待写入数据，产生选择指示信号，所述选择指示信号用于指示所述读电路和所述写电路连接第一目标阻变器件的位线，以保证校验读过程中仅读取所述2t2r差分阻变式存储单元中需要改变阻态的阻变器件，以及施加写操作电压过程中所述2t2r差分阻变式存储单元中需要进行阻态改变的阻变器件被施加操作电压；其中，所述第一目标阻变器件为当前字对应的多个所述2t2r差分阻变式存储单元中需要改变阻态的选中侧的阻变器件；

5、所述掩码编码器用于根据所述算法状态机输出的当前阻态改变类型、读电路从所述第一目标阻变器件读取的数据产生掩码信息，所述掩码信息用于指示所述第一目标阻变器件中需要施加操作电压的第二目标阻变器件；

6、所述掩码缓存器用于存储所述掩码编码器产生的掩码信息；

7、所述写驱动器使能译码器用于译码所述算法状态机控制读取的所述掩码信息，产生用于使能所述写电路的写驱动器使能信号。

8、在一些实施方式中，所述读电路包括多个感应放大器单元，每个所述感应放大器单元通过一个第一选择器单元连接一个所述2t2r差分阻变式存储单元，所述第一选择器单元电连接所述选中侧译码器，以根据所述选择指示信号连接所述2t2r差分阻变式存储单元中选中侧的阻变器件和对应的感应放大器单元。

9、在一些实施方式中，所述写电路包括多个写驱动单元，每个所述写驱动单元通过一个第二选择器单元连接一个所述2t2r差分阻变式存储单元，所述第二选择器单元电连接所述选中侧译码器，以根据所述选择指示信号连接所述2t2r差分阻变式存储单元中选中侧的阻变器件和对应的写驱动单元。

10、在一些实施方式中，在不同阻态改变阶段，所述读电路，写电路，掩码编码器，掩码缓存器以及写驱动使能译码器均实现信号的分时复用。

11、在一些实施方式中，所述阻态改变类型包括将所述阻变器件的阻态由高阻态改写成低阻态，以及将所述阻变器件的阻态由低阻态改写成高阻态。

12、在一些实施方式中，所述算法状态机还用于根据所述待写入数据设置连续读写所述存储单元阵列的地址空间。

13、第二方面，本申请实施例提供了一种差分阻变式存储器芯片的控制方法，所述方法包括：

14、设置当前阻态改变类型，并根据所述当前阻态改变类型建立校验读的操作条件以及设置校验读的参考电流；

15、进行校验读步骤，以判断第一目标阻变器件中是否存在阻态不是期望阻态的第二目标阻变器件；其中，所述第一目标阻变器件由所述选择指示信号确定，所述第二目标阻变器件为所述第一目标阻变器件中存在的阻态不是期望阻态的阻变器件，所述第二目标阻变器件由所述掩码信息确定；

16、在所述第一目标阻变器件中存在阻态不是期望阻态的第二目标阻变器件时，对所述第二目标阻变器件施加写操作电压，并重复执行所述校验读步骤及之后的步骤，直到所述第二目标阻变器件的阻态是期望阻态或者施加写操作电压的次数达到预设最大施加写操作电压次数；

17、变更所述当前阻态改变类型，返回首步骤执行，直至变更后的当前阻态改变类型对应的第一目标阻变器件的阻态是期望阻态或者施加写操作电压的次数达到预设最大施加写操作电压次数，终止此流程。

18、在一些实施方式中，所述校验读步骤为根据所述待写入数据对应的地址空间实现的连续读操作；以及所述对所述第二目标阻变器件施加写操作电压为根据所述待写入数据对应的地址空间实现的连续写操作。

19、在一些实施方式中，所述设置当前阻态改变类型，包括：

20、通过设置阻态改变计数器的值设置当前阻态改变类型。

21、在一些实施方式中，所述校验读步骤，包括：

22、控制时序发生器产生读控制时序，读出所述第一目标阻变器件的数据；以及

23、对所述第二目标阻变器件施加写操作电压，包括：

24、通过时序发生器产生写控制时序，控制对所述第二目标阻变器件施加写操作电压。

25、本申请实施例提供的技术方案至少带来以下有益效果：

26、在兼顾可靠性和降低外围电路面积增加带来的开销的同时，能够实现分布在多个2t2r差分阻变式存储单元中不同侧的阻变器件同时进行相同类型的阻态改变，并且阻态改变能连续进行，效率高。同时rram存储器提供加压的电源工作时间减少，也有效降低了写功耗。

27、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

技术特征：

1.一种差分阻变式存储器芯片，其特征在于，包括多个2t2r差分阻变式存储单元构成的存储单元阵列、控制器、读电路和写电路，每个所述2t2r差分阻变式存储单元包括两个阻变器件；

2.根据权利要求1所述的芯片，其特征在于，所述读电路包括多个感应放大器单元，每个所述感应放大器单元通过一个第一选择器单元连接一个所述2t2r差分阻变式存储单元，所述第一选择器单元电连接所述选中侧译码器，以根据所述选择指示信号连接所述2t2r差分阻变式存储单元中选中侧的阻变器件和对应的感应放大器单元。

3.根据权利要求1所述的芯片，其特征在于，所述写电路包括多个写驱动单元，每个所述写驱动单元通过一个第二选择器单元连接一个所述2t2r差分阻变式存储单元，所述第二选择器单元电连接所述选中侧译码器，以根据所述选择指示信号连接所述2t2r差分阻变式存储单元中选中侧的阻变器件和对应的写驱动单元。

4.根据权利要求1所述的芯片，其特征在于，在不同阻态改变阶段，所述读电路，写电路，掩码编码器，掩码缓存器以及写驱动使能译码器均实现信号的分时复用。

5.根据权利要求1所述的芯片，其特征在于，所述阻态改变类型包括将所述阻变器件的阻态由高阻态改写成低阻态，以及将所述阻变器件的阻态由低阻态改写成高阻态。

6.根据权利要求5所述的芯片，其特征在于，所述算法状态机还用于根据所述待写入数据设置连续读写所述存储单元阵列的地址空间。

7.如权利要求1至6任一项所述的差分阻变式存储器芯片的控制方法，其特征在于，所述方法包括：

8.根据权利要求7所述的方法，其特征在于，所述校验读步骤为根据所述待写入数据对应的地址空间实现的连续读操作；以及所述对所述第二目标阻变器件施加写操作电压为根据所述待写入数据对应的地址空间实现的连续写操作。

9.根据权利要求7所述的方法，其特征在于，所述设置当前阻态改变类型，包括：

10.根据权利要求7所述的方法，其特征在于，所述校验读步骤，包括：

技术总结本申请提供了一种差分阻变式存储器芯片及其控制方法。其中芯片包括：多个2T2R差分阻变式存储单元构成的存储单元阵列、控制器、读电路和写电路；控制器包括算法状态机、选中侧译码器、掩码编码器、掩码缓存器和写驱动器使能译码器：算法状态机用于设置阻态改变类型以及控制选中侧译码器、掩码编码器和写驱动器使能译码器工作；阻态改变类型指示阻变器件的阻态改变方向。选中侧译码器用于指示读电路和写电路连接选中侧的阻变器件；掩码编码器用于产生掩码信息。在兼顾可靠性和降低外围电路面积增加带来的开销的同时，能够实现分布在多个2T2R差分阻变式存储单元中不同侧的阻变器件同时进行相同类型的阻态改变，并且阻态改变能连续进行，效率高。技术研发人员：张皓,马向超,王坤受保护的技术使用者：北京新忆科技有限公司技术研发日：技术公布日：2024/1/16