存储器的布线结构及存储器的制作方法

本公开实施例涉及半导体，特别涉及一种存储器的布线结构及存储器。

背景技术：

1、通常，半导体器件可以包括存储阵列区和外围区，许多信号线和电源线可以布置在存储器阵列区和外围区的上部，外围区包括列解码区和行列解码区等多个信号处理区。随着对现代电子产品的便携性、计算能力、存储器容量和能源效率的需求增长，dram芯片设计中，希望尽量减少行解码区的布局面积。

2、然而，伴随着行解码区的布局面积的减少，行解码区的上方能够用于进行布线的空间被进一步压缩，将导致一定数量的布线没有足够的空间资源以进行布局。基于此，在保证不影响布线的传输性能的前提下，如何降低布线所需要的布局空间成为亟待解决的问题。

技术实现思路

1、本公开实施例提供一种存储器的布线结构及存储器，至少有利于提高布线结构的传输性能，以及有利于降低布线结构所占用的布局空间。

2、根据本公开一些实施例，本公开实施例一方面提供一种存储器的布线结构，包括：沿第一方向上间隔排布的第一列解码区和第二列解码区，所述第一列解码器中具有第一运算单元，被配置为，接收初始控制信号和第一使能信号并生成第一控制信号；所述第二列解码区中具有第二运算单元，被配置为，接收所述初始控制信号和第二使能信号并生成第二控制信号；行解码区，位于所述第一列解码区和所述第二列解码区之间；信号处理单元，位于邻近所述第二列解码区且远离所述第一列解码区的一侧，被配置为，接收所述初始控制信号、所述第一使能信号和所述第二使能信号，并分别对所述初始控制信号、所述第一使能信号和所述第二使能信号进行处理；第一传输单元，且所述第一传输单元和所述信号处理单元共同被配置为，将所述初始控制信号分别传输至所述第一运算单元和所述第二运算单元，并使得所述第一运算单元接收的所述初始控制信号的第一延时与所述第二运算单元接收的所述初始控制信号的第二延时的差值小于预设阈值。

3、在一些实施例中，所述第一传输单元包括主路、第一支路和第二支路；其中，所述主路的一端与所述信号处理单元电连接，所述主路的另一端分别与所述第一支路和所述第二支路电连接，所述第一支路的另一端与所述第一运算单元电连接，所述第二支路的另一端与所述第二运算单元电连接。

4、在一些实施例中，所述主路和所述第一支路共同构成第一传输路径，所述主路和所述第二支路共同构成第二传输路径；所述第一传输路径用于将所述初始控制信号传输至所述第一运算单元，所述第二传输路径用于将所述初始控制信号传输至所述第二运算单元，所述第一传输路径的第一长度和所述第二传输路径的第二长度的比值为0.9~1.1。

5、在一些实施例中，所述第一传输单元位于所述行解码区中。

6、在一些实施例中，所述信号处理单元被配置为，对接收的所述初始控制信号进行缓冲处理以得到第一输出信号，并输出所述第一输出信号；所述第一传输单元被配置为，接收所述第一输出信号并将所述第一输出信号分别传输至所述第一运算单元和所述第二运算单元。

7、在一些实施例中，所述主路、所述第一支路和所述第二支路位于同一金属层，且所述主路和所述第一支路构成一条贯穿所述行解码区的第一传输线，所述第二支路为部分区域弯折的第二传输线；所述布线结构还包括：第一屏蔽线，位于所述第一传输线远离所述第二传输线的一侧；第二屏蔽线，位于所述第一传输线和所述第二传输线之间；第三屏蔽线，位于所述第二传输线远离所述第一传输线的一侧。

8、在一些实施例中，所述布线结构还包括：第二传输单元，电连接所述信号处理单元和所述第一运算单元，被配置为，将所述第一使能信号传输至所述第一运算单元；第三传输单元，电连接所述信号处理单元和所述第二运算单元，被配置为，将所述第二使能信号传输至所述第二运算单元；所述初始控制信号包括n种子控制信号，所述子控制信号与所述第一传输单元一一对应，n个所述第一传输单元沿第二方向上间隔排布，所述第二方向与所述第一方向相交，且n个所述第一传输单元与同一所述第二传输单元和同一所述第三传输单元对应，n为正整数。

9、在一些实施例中，所述第一传输单元、所述第一屏蔽线和所述第二屏蔽线三者一一对应，沿所述第二方向相邻的两个所述第一传输单元之间具有一条所述第一屏蔽线。

10、在一些实施例中，沿所述第二方向上，最靠近所述第二传输单元的一个所述第一传输单元与所述第二传输单元之间具有一条所述第三屏蔽线。

11、在一些实施例中，所述布线结构还包括，存储阵列区，所述存储阵列区和所述行解码区沿第二方向相邻，且位于所述第一列解码区和所述第二列解码区之间，所述第二方向与所述第一方向相交；所述主路包括位于所述存储阵列区中的第一主路，以及从所述存储阵列区延伸至所述行解码区的第二主路，所述第一主路与所述信号处理单元电连接，所述第二主路分别与所述第一支路和所述第二支路电连接。

12、在一些实施例中，所述信号处理单元包括第一反相器，被配置为，接收所述初始控制信号并对所述初始控制信号进行反相以得到第二输出信号，并输出所述第二输出信号；所述第一主路被配置为，接收并传输所述第二输出信号至所述第二主路；所述第二主路中具有第二反相器，被配置为，接收所述第二输出信号并对所述第二输出信号进行反相以得到第三输出信号，并输出所述第三输出信号；所述第一支路被配置为，接收并传输所述第三输出信号至所述第一运算单元；所述第二支路被配置为，接收并传输所述第三输出信号至所述第二运算单元。

13、在一些实施例中，所述第一支路和所述第二支路位于同一金属层，且所述第一支路和所述第二支路构成一条贯穿所述行解码区的第三传输线；所述布线结构还包括：第四屏蔽线和第五屏蔽线，分别位于所述第三传输线沿所述第二方向相对的两侧。

14、在一些实施例中，所述布线结构还包括：第二传输单元，电连接所述信号处理单元和所述第一运算单元，被配置为，将所述第一使能信号传输至所述第一运算单元；第三传输单元，电连接所述信号处理单元和所述第二运算单元，被配置为，将所述第二使能信号传输至所述第二运算单元；所述初始控制信号包括n种子控制信号，所述子控制信号与所述第一传输单元一一对应，n个所述第一传输单元中的n个所述第三传输线沿所述第二方向上间隔排布，且n个所述第一传输单元与同一所述第二传输单元和同一所述第三传输单元对应，n为正整数。

15、在一些实施例中，所述第四屏蔽线和所述第三传输线一一对应，沿所述第二方向相邻的两个所述第三传输线之间具有一条所述第四屏蔽线。

16、在一些实施例中，沿所述第二方向上，最靠近所述第二传输单元的一个所述第三传输线与所述第二传输单元之间具有一条所述第五屏蔽线。

17、根据本公开一些实施例，本公开实施例另一方面还提供一种存储器，包括根据上述任一项所述的布线结构。

18、本公开实施例提供的技术方案至少具有以下优点：

19、一方面，设计一种新的第一传输单元和新的信号处理单元，利用第一传输单元和信号处理单元的共同配合使得第一运算单元接收的初始控制信号的第一延时与第二运算单元接收的初始控制信号的第二延时的差值小于预设阈值。换言之，经由信号处理单元输出的信号通过第一传输单元分别传输至第一运算单元和第二运算单元，且利用第一传输单元对信号的传输控制第一运算单元和第二运算单元接收到初始控制信号的时刻之差在预设阈值内，即控制信号处理单元输出的信号经由第一传输单元传输至第一列解码区和第二列解码区所耗费的时间之差在预设阈值内，从而提高布线结构的传输性能。

20、另一方面，在第一列解码区中设计第一运算单元，且在第二列解码区中设计第二运算单元，则不仅信号处理单元对其接收的初始控制信号进行初次处理，而且第一列解码区可以通过第一运算单元对经由信号处理单元和第一传输单元处理的初始控制信号进行二次处理，以最终生成促使第一列解码区进行后续操作的第一控制信号，以及第二列解码区可以通过第二运算单元对经由信号处理单元和第一传输单元处理的初始控制信号进行二次处理，以最终生成促使第二列解码区进行后续操作的第二控制信号。如此，第一传输单元仅需要传输一种信号，即将信号处理单元接收并进行处理后的初始控制信号传输至第一运算单元和第二运算单元即可，有利于降低第一传输单元所需的布局空间，从而有利于降低布线结构所占用的布局空间。