具有降低的阈值电压偏移的三维存储器器件编程的制作方法

背景技术：

1、本公开涉及三维(3d)存储器器件及其操作方法。

2、通过改进工艺技术、电路设计、编程算法和制造工艺将平面存储器单元缩放到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战并且成本高昂。结果，平面存储器单元的存储器密度接近上限。

3、3d存储器架构可以解决平面存储器单元中的密度限制。3d存储器架构包括存储器阵列以及用于控制到存储器阵列和从存储器阵列的信号的外围器件。

技术实现思路

1、在一个方面中，公开了一种3d存储器器件。例如，在某些方面中，3d存储器器件可以包括第一组存储器层、在第一组存储器层上方的第二组存储器层、以及在第一组存储器层与第二组存储器层之间的第一虚设存储器层。在某些其他方面中，3d存储器器件还可以包括多个nand存储器串，多个nand存储器串均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层。在某些其他方面中，3d存储器器件可以包括外围电路，外围电路被配置为循序地对第一组存储器层中的每一个存储器层进行编程，并且然后循序地对第二组存储器层中的每一个存储器层进行编程。例如，外围电路可以包括字线(wl)驱动电路，wl驱动电路被配置为：在对第一组存储器层中的第一存储器层进行编程时，在与第一存储器层相关联的预充电周期期间，将第一预充电电压施加到第一虚设存储器层。在某些其他方面中，wl驱动电路可以还被配置为：在对第一组存储器层中的位于第一存储器层上方的第二存储器层进行编程时，在与第二存储器层相关联的预充电周期期间，将第二预充电电压施加到第一虚设存储器层。在某些方面中，第一预充电电压可以大于第二预充电电压。

2、在另一方面中，3d存储器器件可以包括第一组存储器层、在第一组存储器层下方的第二组存储器层、以及在第一组存储器层与第二组存储器层之间的第一虚设存储器层。在一些方面中，3d存储器器件还可以包括多个nand存储器串，多个nand存储器串均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层。在一些方面中，3d存储器器件还可以包括外围电路，外围电路被配置为循序地对第一组存储器层中的每一个存储器层进行编程，并且然后循序地对第二组存储器层中的每一个存储器层进行编程。在一些方面中，外围电路包括wl驱动电路，wl驱动电路被配置为：在对第一组存储器层中的第一存储器层进行编程时，在与第一存储器层相关联的预充电周期期间，将第一预充电电压施加到第一虚设存储器层。在一些方面中，wl驱动电路还可以被配置为：在对第一组存储器层中的位于第一存储器层下方的第二存储器层进行编程时，在与第二存储器层相关联的预充电周期期间，将第二预充电电压施加到第一虚设存储器层。在一些方面中，第一预充电电压可以大于第二预充电电压。

3、在又一方面中，公开了一种用于操作3d存储器器件的方法。在某些方面中，3d存储器器件可以包括第一组存储器层、在第一组存储器层上方的第二组存储器层、以及在第一组存储器层与第二组存储器层之间的第一虚设存储器层。在一些方面中，3d存储器器件还可以包括多个nand存储器串，多个nand存储器串均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层。在一些方面中，该方法可以包括：在对第一组存储器层中的第一存储器层进行编程时，在与第一存储器层相关联的预充电周期期间，将第一预充电电压施加到第一虚设存储器层。在一些方面中，该方法还可以包括：在对第一组存储器层中的位于第一存储器层上方的第二存储器层进行编程时，在与第二存储器层相关联的预充电周期期间，将第二预充电电压施加到第一虚设存储器层。在一些方面中，第一预充电电压可以大于第二预充电电压。

4、在再一方面中，公开了一种用于操作3d存储器器件的方法。在一些方面中，3d存储器器件可以包括第一组存储器层、在第一组存储器层下方的第二组存储器层、以及在第一组存储器层与第二组存储器层之间的第一虚设存储器层。在一些方面中，3d存储器器件可以包括多个nand存储器串，多个nand存储器串均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层。在一些方面中，该方法可以包括：在对第一组存储器层中的第一存储器层进行编程时，在与第一组存储器层中的第一存储器层相关联的预充电周期期间，将第一预充电电压施加到第一虚设存储器层。在一些方面中，该方法可以包括：在对第一组存储器层中的位于第一存储器层下方的第二存储器层进行编程时，在与第二存储器层相关联的预充电周期期间，将第二预充电电压施加到第一虚设存储器层。在一些方面中，第一预充电电压大于第二预充电电压。

技术特征：

1.一种三维(3d)存储器器件，包括：

2.根据权利要求1所述的三维存储器器件，其中，所述外围电路还被配置为：

3.根据权利要求2所述的三维存储器器件，其中，所述第一编程周期在所述第一预充电周期之后，所述第二编程周期在所述第二预充电周期之后。

4.根据权利要求2所述的三维存储器器件，其中，所述三维存储器器件还包括与所述第一存储器单元层耦合的第二字线和与所述第二存储器单元层耦合的第三字线；所述第二字线和所述第三字线均耦合所述外围电路；其中，所述外围电路还被配置为：

5.根据权利要求1所述的三维存储器器件，其中，

6.根据权利要求1所述的三维存储器器件，其中，所述第二预充电电压小于或者等于2v。

7.根据权利要求6所述的三维存储器器件，其中，所述第二预充电电压小于或者等于0v。

8.根据权利要求1所述的三维存储器器件，所述第一组存储器单元层和所述第二组存储器单元层均包括多层交替堆叠设置的存储器单元层和栅极电介质层，所述第一组存储器单元层和所述第二组存储器单元层之间包括多个所述第一虚设存储器单元层。

9.根据权利要求1所述的三维存储器器件，所述三维存储器器件还包括多个所述第一字线和多个所述第一虚设存储器单元层，一个所述第一字线耦合一个所述第一虚设存储器单元层；其中，所述外围电路被配置为：

10.根据权利要求1-9中的任一项所述的三维存储器器件，其中，所述第二存储器单元层位于所述第一存储器单元层的上方。

11.根据权利要求10所述的三维存储器器件，其中，所述第二存储器单元层与所述第一虚设存储器单元层相邻，且位于所述第一虚设存储器单元层的下方。

12.根据权利要求10所述的三维存储器器件，还包括在所述第一存储器单元层上方的第二虚设存储器单元层，以及与所述第二虚设存储器单元层耦合的第四字线；其中，所述外围电路还被配置为：

13.根据权利要求10所述的三维存储器器件，其中，所述三维存储器器件还包括在所述第一存储器单元层和所述第二存储器单元层上方的漏极选择栅极(dsg)，以及与所述漏极选择栅极耦合的第五字线，所述第五字线耦合所述外围电路；其中，所述外围电路还被配置为：

14.根据权利要求10所述的三维存储器器件，其中，所述三维存储器器件还包括在所述第一存储器单元层和所述第二存储器单元层下方的源极选择栅极(ssg)，以及与所述源极选择栅极耦合的第六字线，所述第六字线耦合所述外围电路；其中，所述外围电路还被配置为：

15.根据权利要求1-9中的任一项所述的三维存储器器件，其中，所述第二存储器单元层位于所述第一存储器单元层的下方。

16.根据权利要求15所述的三维存储器器件，其中，所述第二存储器单元层与所述第一虚设存储器单元层相邻，且位于所述第一虚设存储器单元层的上方。

17.根据权利要求15所述的三维存储器器件，其中，所述三维存储器器件还包括在所述第一组存储器单元层和所述第二组存储器单元层下方的源极选择栅极(ssg)，以及与所述源极选择栅极耦合的第七字线，所述第七字线耦合所述外围电路；其中，所述外围电路还被配置为：

18.根据权利要求15所述的三维存储器器件，其中，所述三维存储器器件还包括源级(sl)，所述源级耦合所述外围电路；其中，所述外围电路还被配置为：

19.一种用于操作三维(3d)存储器器件的方法，其中，所述三维存储器器件包括第一组存储器单元层、与所述第一组存储器单元层堆叠设置的第二组存储器单元层、以及在所述第一组存储器单元层与所述第二组存储器单元层之间的第一虚设存储器单元层；其中，所述第一组存储器单元层包括第一存储器单元层和第二存储器单元层，所述方法包括：

20.根据权利要求19所述的方法，还包括：

21.根据权利要求20所述的方法，还包括：

22.根据权利要求19所述的方法，其中，所述三维存储器器件还包括与所述第一存储器单元层耦合的第二字线和与所述第二存储器单元层耦合的第三字线；所述第二字线和所述第三字线均耦合所述外围电路；

23.根据权利要求19所述的方法，其中，所述三维存储器器件还包括多个所述第一字线和多个所述第一虚设存储器单元层，一个所述第一字线耦合一个所述第一虚设存储器单元层；其中，所述方法还包括：

24.根据权利要求19所述的方法，其中，

25.根据权利要求19所述的方法，其中，所述第二预充电电压小于或者等于2v。

26.根据权利要求25所述的方法，其中，所述第二预充电电压小于或者等于0v。

27.根据权利要求19-26中的任一项所述的方法，其中，所述第二存储器单元层位于所述第一存储器单元层的上方。

28.根据权利要求27所述的方法，所述三维存储器器件还包括在所述第一存储器单元层上方的第二虚设存储器单元层，以及与所述第二虚设存储器单元层耦合的第四字线；其中，所述方法还包括：

29.根据权利要求27所述的方法，其中，所述三维存储器器件还包括在所述第一存储器单元层和所述第二存储器单元层上方的漏极选择栅极(dsg)，以及与所述漏极选择栅极耦合的第五字线，所述第五字线耦合所述外围电路；其中，所述方法还包括：

30.根据权利要求27所述的方法，其中，所述三维存储器器件还包括在所述第一存储器单元层和所述第二存储器单元层下方的源极选择栅极(ssg)，以及与所述源极选择栅极耦合的第六字线，所述第六字线耦合所述外围电路；其中，所述方法还包括：

31.根据权利要求19-26中的任一项所述的方法，其中，所述第二存储器单元层位于所述第一存储器单元层的下方。

32.根据权利要求31所述的方法，其中，所述第二存储器单元层与所述第一虚设存储器单元层相邻，且位于所述第一虚设存储器单元层的上方。

33.根据权利要求31所述的方法，其中，所述三维存储器器件还包括在所述第一组存储器单元层和所述第二组存储器单元层下方的源极选择栅极(ssg)，以及与所述源极选择栅极耦合的第七字线，所述第七字线耦合所述外围电路；其中，所述方法还包括：

34.根据权利要求31所述的方法，其中，所述三维存储器器件还包括源级(sl)，所述源级耦合所述外围电路；其中，所述方法还包括：

技术总结一种三维存储器器件，包括：第一组存储器层、第二组存储器层、以及第一虚设存储器层；NAND存储器串，均延伸穿过第一组存储器层、第二组存储器层和第一虚设存储器层；外围电路，被配置为循序地对第一组存储器层中的每一个进行编程，并且然后循序地对第二组存储器层中的每一个进行编程，并包括如下配置的字线驱动电路：在对第一组存储器层中的第一存储器层进行编程时，在与第一存储器层相关联的预充电周期期间，将第一预充电电压施加到第一虚设存储器层；以及在对第一组存储器层中的位于第一存储器层上方的第二存储器层进行编程时，在与第二存储器层相关联的预充电周期期间，将第二预充电电压施加到第一虚设存储器层。技术研发人员：宋雅丽,赵向南,闵园园,游开开受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/3/11