移位寄存器单元、栅极驱动电路、显示面板和显示装置的制作方法

本申请涉及显示，特别是涉及一种移位寄存器单元、栅极驱动电路、显示面板、显示装置以及驱动方法。

背景技术：

1、阵列基板栅极驱动或移位寄存器(gate driver on array,goa)电路广泛应用于显示产品中。goa电路集成在阵列基板上与阵列基板上的其他显示元器件同时制备，可降低显示产品的成本。

2、在相关技术中，在一个帧周期内的一行栅线的驱动过程中，在goa电路输出扫描信号后，应向其所耦接的栅线输出非工作电压，以保证该栅线所耦接的子像素关闭，此阶段称为保持阶段。然而，实际情况下，由于工艺制程偏差或者使用状态遇到高低温情况，晶体管的阈值电压会发生偏移，当前电路，输出单元中的晶体管正向偏移将导致保持阶段输出异常。

技术实现思路

1、为了解决上述问题至少之一，本申请的第一个方面提供一种移位寄存器单元，包括：

2、输入电路，配置为响应于第一时钟信号端的信号将输入端的信号接入第一节点以及将第一电源信号端的电位接入第二节点，并响应于第一节点的电位将第一时钟信号端的信号接入第二节点；

3、第一控制电路，配置为响应于第二时钟信号端的信号和第四节点接收的来自第二节点的信号控制第二时钟信号端和第五节点的通断，以及响应于第一节点的电位控制第五节点和第六节点的通断；

4、补偿电路，配置为响应于第二时钟信号端的信号将第二电源信号端的电位接入第六节点；以及

5、输出电路，配置为响应于第五节点和第三节点的信号输出输出信号，

6、补偿电路包括：第一晶体管和第一电容，第一晶体管的第一极电连接至第六节点，第二极电连接至第二电源信号端，控制极电连接至第二时钟信号端，第一电容的第一端电连接至第二时钟信号端，第二端电连接至第六节点。

7、在一些可选的实施例中，移位寄存器单元还包括：第二控制电路，配置为响应于第二节点的电位控制第二电源信号端和第七节点的通断、以及响应于第三节点的电位控制第二时钟信号端和第七节点的通断。

8、在一些可选的实施例中，移位寄存器单元还包括：稳压电路，稳压电路包括第一稳压电路和第二稳压电路，

9、第一稳压电路配置为响应于第一电源信号端的电压，并根据第二节点和第四节点的电位，控制第二节点和第四节点的通断；

10、第二稳压电路配置为，响应于第一电源信号端的电压，并根据第一节点和第三节点的电位，控制第一节点和第三节点的通断。

11、在一些可选的实施例中，输入电路进一步包括：第二晶体管、第三晶体管和第四晶体管，其中，

12、第二晶体管的第一极电连接至输入端，第二极电连接至第一节点，控制极电连接至第一时钟信号端，

13、第三晶体管的第一极电连接至第一时钟信号端，第二极电连接至第二节点，控制极电连接至第一节点，

14、第四晶体管的第一极电连接至第一电源信号端，第二极电连接至第二节点，控制极电连接至第一时钟信号端。

15、在一些可选的实施例中，第一控制电路进一步包括：第五晶体管、第六晶体管、第七晶体管和第二电容，其中，

16、第五晶体管的第一极电连接至第二时钟信号端，第二极电连接至第八节点，控制极电连接至第四节点，

17、第六晶体管的第一极电连接至第八节点，第二极电连接至第五节点，控制极电连接至第二时钟信号端，

18、第七晶体管的第一极电连接至第五节点，第二极电连接至第六节点，控制极电连接至第一节点，

19、第二电容的第一端电连接至第四节点，第二端电连接至第八节点。

20、在一些可选的实施例中，输出电路进一步包括：第八晶体管、第九晶体管和第三电容，其中，

21、第八晶体管的第一极电连接至第二电源信号端，第二极电连接至输出端，控制极电连接至第五节点，

22、第九晶体管的第一极电连接至输出端，第二极电连接至第一电源信号端，控制极电连接至第三节点，

23、第三电容的第一端电连接至第五节点，第二端电连接至第二电源信号端。

24、在一些可选的实施例中，第二控制电路包括：第十晶体管、第十一晶体管和第四电容，其中，

25、第十晶体管的第一极电连接至第二电源信号端，第二极电连接至第七节点，控制极电连接至第二节点，

26、第十一晶体管的第一极电连接至第二时钟信号端，第二极电连接至第七节点，控制极电连接至第三节点，

27、第四电容的第一端电连接至第三节点，第二端电连接至第七节点。

28、在一些可选的实施例中，第一稳压电路包括：第十二晶体管，第二稳压电路包括第十三晶体管，其中，

29、第十二晶体管的第一极电连接至第二节点，第二极电连接至第四节点，控制极电连接至第一电源信号端，

30、第十三晶体管的第一极电连接至第一节点，第二极电连接至第三节点，控制极电连接至第一电源信号端。

31、本申请第二方面提供一种栅极驱动电路，包括n个级联的根据上文所述的移位寄存器单元，其中，第n个移位寄存器单元的输出端电连接至第n+1个移位寄存器单元的输入端，第1个移位寄存器单元的输入端接入初始输入信号，其中n为大于等于2的正整数，n为大于等于1的正整数。

32、本申请第三方面提供一种显示面板，包括上文所述的栅极驱动电路。

33、本申请第四方面提供一种显示装置，包括上文所述的显示面板。

34、本申请第五方面提供一种驱动上文所述的移位寄存器单元的方法，驱动方法包括：输出阶段和保持阶段，其中，保持阶段包括：

35、响应于来自第一时钟信号端的第一电平信号和第二时钟信号端的第二电平信号，补偿单元将第二电源信号端的信号写入第六节点，第一控制端响应于第一节点的电位将第六节点的电位写入第五节点，以使输出电路输出第二电平信号；

36、响应于第二时钟信号端由第二电平信号变为第一电平信号，补偿单元利用第一电容继续抬升第六节点的电位，第一控制端响应于第一节点的电位将第六节点的电位写入第五节点，以使输出电路继续输出第二电平信号。

37、本申请的有益效果如下：

38、本申请针对目前现有的问题，制定一种移位寄存器单元、栅极驱动电路、显示面板、显示装置以及驱动方法，并通过提供补偿单元，设置补偿单元配置为响应于第二时钟信号端的信号将第二电源信号端的电位接入第六节点，并具体设置补偿单元包括第一晶体管和第一电容，从而能够在移位寄存器单元的保持阶段，通过第一晶体管和第一电容的配合抬高输出电路中输出晶体管的控制极电位，从而及时该输出晶体管温漂阈值电压发生正偏，依然可以确保关断，保证输出端不发生异常，提高显示效果，具有广泛的应用前景。

技术特征：

1.一种移位寄存器单元，其特征在于，包括：

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：第二控制电路，配置为响应于所述第二节点的电位控制所述第二电源信号端和第七节点的通断、以及响应于所述第三节点的电位控制所述第二时钟信号端和所述第七节点的通断。

3.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：稳压电路，所述稳压电路包括第一稳压电路和第二稳压电路，

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入电路进一步包括：第二晶体管、第三晶体管和第四晶体管，其中，

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一控制电路进一步包括：第五晶体管、第六晶体管、第七晶体管和第二电容，其中，

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出电路进一步包括：第八晶体管、第九晶体管和第三电容，其中，

7.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二控制电路包括：第十晶体管、第十一晶体管和第四电容，其中，

8.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一稳压电路包括：第十二晶体管，第二稳压电路包括第十三晶体管，其中，

9.一种栅极驱动电路，其特征在于，包括n个级联的根据权利要求1-8中任一项所述的移位寄存器单元，其中，第n个移位寄存器单元的输出端电连接至第n+1个移位寄存器单元的输入端，第1个移位寄存器单元的输入端接入初始输入信号，其中n为大于等于2的正整数，n为大于等于1的正整数。

10.一种显示面板，其特征在于，包括权利要求9所述的栅极驱动电路。

11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。

12.一种驱动根据权利要求1-8中任一项所述的移位寄存器单元的方法，其特征在于，所述驱动方法包括：输出阶段和保持阶段，其中，所述保持阶段包括：

技术总结本申请公开了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示面板、以及显示装置，其中移位寄存器单元包括：输入电路，接入输入信号和第一电源信号端的电压；第一控制电路，控制第二时钟信号端和第五节点的通断、以及第五节点和第六节点的通断；补偿电路，配置为响应于第二时钟信号端的信号将第二电源信号端的电位接入第六节点；以及输出电路，输出输出信号，补偿电路包括：第一晶体管和第一电容，第一晶体管的第一极电连接至第六节点，第二极电连接至第二电源信号端，控制极电连接至第二时钟信号端，第一电容的第一端电连接至第二时钟信号端，第二端电连接至第六节点。本申请实施例通过补偿单元的补偿，避免输出单元正偏导致的输出异常。技术研发人员：张润鑫,邱远游,张手强,汪锐,翁鸿韬,曾超,李祥艺,温为舒受保护的技术使用者：京东方科技集团股份有限公司技术研发日：技术公布日：2024/3/11