移位寄存器单元及其驱动方法、栅极驱动电路、显示装置与流程

本申请涉及显示，特别是涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、以及显示装置。

背景技术：

1、近年来，为了提高屏幕的竞争力，降低屏幕的边框以及价格，提出在边框中利用array(阵列)工艺制备移位寄存器以替代gate ic(栅极驱动集成电路)，即移位寄存器(gate driver on array,goa)电路。

2、在相关技术中，为了降低功耗，像素电路采用lpto结构并提供相应goa电路，在为像素电路中nmos管提供栅极驱动信号时的电路时序图和对应的仿真图如图1a和图1b所示，由图1a中可见，在保持帧阶段，希望输出端时钟保持低电平输出，但在时钟信号端ck和cb的①至③阶段出现了输出漏电，图1b的仿真图中保持帧能够明显看到在时钟信号端cb的高电平阶段输出端对应出现漏电正偏信号，从而存在输出异常。

技术实现思路

1、为了解决上述问题至少之一，本申请的第一个方面提供一种移位寄存器单元，包括：

2、输入单元，配置为响应于第一时钟信号端的信号将输入端的信号接入第一节点以及将第一电源信号端的电位接入第二节点，并响应于第一节点的电位将第一时钟信号端的信号接入第二节点；

3、第一控制电路，配置为响应于第二时钟信号端的信号和第二节点的电位控制第二时钟信号端和第三节点的通断，以及响应于第一节点的电位控制第二电源信号端和第三节点的通断；

4、稳压控制电路，配置为响应于第二时钟信号端接入的信号下拉并稳定第一节点的电位；以及

5、输出电路，配置为响应于第三节点的电位控制第二电源信号端与输出端的通断，并且响应于第一节点的电位控制第一电源信号端与输出端的通断，以输出输出信号，

6、其中，在移位寄存器单元的保持帧阶段，输出电路的输出信号电平绝对值大于等于第一电源信号端的信号电平绝对值的1/2。

7、在一些可选的实施例中，其驱动过程包括保持帧阶段，在保持帧阶段，驱动过程包括：

8、第一阶段，输入电路响应于第一时钟信号端接入的第一时钟信号使第一节点的电位为低电平，第一控制电路响应于第二时钟信号端的第二时钟信号为高电平和第一节点的电位将第二电源信号端的电压接入第三节点；

9、第二阶段，稳压控制电路响应于第二时钟信号为低电平继续拉低第一节点，第一控制电路响应于第二时钟信号将第二节点的高电平信号接入第三节点，

10、其中，在保持帧阶段，第二时钟信号的高电平时间宽度与第二时钟信号的周期的比值小于等于1/4。

11、在一些可选的实施例中，第一时钟信号的下降沿与其上升沿、第一时钟信号的上升沿与第二时钟信号的下降沿、第二时钟信号的下降沿与其上升沿、以及第二时钟信号的上升沿与第一时钟信号的下降沿之间的最小时间间隔为大于等于2μs。

12、在一些可选的实施例中，在保持帧阶段，在第一时钟信号的低电平时间宽度大于等于2μs且小于等于t-3*2μs，其中，t表示第一时钟信号的周期。

13、在一些可选的实施例中，第一时钟信号的低电平时间宽度小于第二时钟信号的低电平时间宽度。

14、在一些可选的实施例中，驱动方法还包括刷新帧阶段，

15、在刷新帧阶段，第一时钟信号和第二时钟信号的周期相同，且第一时钟信号的低电平时间宽度和第二时钟信号的低电平时间宽度相同，且低电平时间宽度为信号周期的1/2。

16、在一些可选的实施例中，在保持帧阶段，第一时钟信号和第二时钟信号的周期相同，

17、刷新帧阶段中的第一时钟信号和第二时钟信号的周期小于保持帧阶段中第一时钟信号和第二时钟信号的周期。

18、在一些可选的实施例中，在保持帧阶段，第一时钟信号和第二时钟信号的周期为36h，第二时钟信号的高电平时间宽度为2h，其中，h表示移位寄存器单元扫描一行像素所需时间。

19、本申请第二方面提供一种栅极驱动电路，包括n个级联的根据上文所述的移位寄存器单元，其中，第n个移位寄存器单元的输出端电连接至第n+1个移位寄存器单元的输入端，第1个移位寄存器单元的输入端接入初始输入信号，其中n为大于等于2的正整数，n为大于等于1的正整数，

20、其中，第2m-1级移位寄存器单元的第一时钟信号端电连接至第一时钟信号线，第二时钟信号端电连接至第二时钟信号线，第2m级移位寄存器单元的第一时钟信号端电连接至第三时钟信号线，第二时钟信号端电连接至第四时钟信号线，其中m为大于等于1的正整数。

21、本申请第三方面提供一种显示装置，包括上文所述的栅极驱动电路。

22、本申请第四方面提供一种移位寄存器单元的驱动方法，配置为应用于上文所述的移位寄存器单元。

技术特征：

1.一种移位寄存器单元，其特征在于，包括：

2.根据权利要求1所述的移位寄存器单元，其特征在于，其驱动过程包括保持帧阶段，在所述保持帧阶段，所述驱动过程包括：

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一时钟信号的下降沿与其上升沿、所述第一时钟信号的上升沿与所述第二时钟信号的下降沿、所述第二时钟信号的下降沿与其上升沿、以及所述第二时钟信号的上升沿与所述第一时钟信号的下降沿之间的最小时间间隔为大于等于2μs。

4.根据权利要求2所述的移位寄存器单元，其特征在于，在所述保持帧阶段，所述第一时钟信号的低电平时间宽度大于等于2μs且小于等于t-3*2μs，其中，t表示所述第一时钟信号的周期。

5.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一时钟信号的低电平时间宽度小于所述第二时钟信号的低电平时间宽度。

6.根据权利要求2所述的移位寄存器单元，其特征在于，所述驱动过程还包括刷新帧阶段，

7.根据权利要求6所述的移位寄存器单元，其特征在于，在所述保持帧阶段，所述第一时钟信号和所述第二时钟信号的周期相同，

8.根据权利要求7所述的移位寄存器单元，其特征在于，在所述保持帧阶段，所述第一时钟信号和所述第二时钟信号的周期为36h，所述第二时钟信号的高电平时间宽度为2h，其中，h表示所述移位寄存器单元扫描一行像素所需时间。

9.一种栅极驱动电路，其特征在于，包括n个级联的根据权利要求1-8中任一项所述的移位寄存器单元，其中，第n个移位寄存器单元的输出端电连接至第n+1个移位寄存器单元的输入端，第1个移位寄存器单元的输入端接入初始输入信号，其中n为大于等于2的正整数，n为大于等于1的正整数，

10.一种显示装置，其特征在于，包括权利要求9所述的栅极驱动电路。

11.一种移位寄存器单元的驱动方法，其特征在于，配置为应用于权利要求1-8中任一项所述的移位寄存器单元。

技术总结本申请公开了一种移位寄存器单元及其驱动方法、以及栅极驱动电路，其中驱动方法包括：第一控制电路，响应于第二时钟信号端的信号和第二节点的电位控制第二时钟信号端和第三节点的通断，以及响应于第一节点的电位控制第二电源信号端和第三节点的通断；稳压控制电路，响应于第二时钟信号端接入的信号下拉并稳定第一节点的电位；以及输出电路，响应于第三节点的电位控制第二电源信号端与输出端的通断，并响应于第一节点的电位控制第一电源信号端与输出端的通断，在移位寄存器单元的保持帧阶段，输出电路的输出信号电平绝对值大于等于第一电源信号端的信号电平绝对值的1/2。本申请实施例保持帧阶段能够有效降低输出漏电正偏，避免输出异常。技术研发人员：单冬晓受保护的技术使用者：京东方科技集团股份有限公司技术研发日：技术公布日：2024/3/11