可靠性测试装置及可靠性测试方法与流程

本公开涉及集成电路，具体而言，涉及一种可靠性测试装置及可靠性测试方法。

背景技术：

1、lpddr(low power double data rate synchronous dynamic random accessmemory，双数据速率同步动态随机存储器)是一种同步的dram存储器，它拥有比同代ddr内存更低的功耗和更小的体积。

2、通常，lpddr等芯片主要应用在非标准板级应用场景下，因此需要对此类芯片在非标准板级应用场景下进行板级可靠性评估。

3、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开的目的在于提供一种可靠性测试装置及可靠性测试方法，以提供一种对芯片进行板级可靠性评估的方法。

2、本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

3、根据本公开的第一方面，提供一种可靠性测试装置，所述装置包括：测试芯片和测试板；其中，所述测试芯片的至少部分芯片金属垫与其相对应的所述测试板的测试板金属垫连接成串联链路，所述串联链路用于监控所述至少部分芯片金属垫与所述测试板金属垫的连接可靠性。

4、本公开的一种示例性实施方式中，所述装置还包括：设置在所述测试芯片上的芯片端连接线和设置在所述测试板上的测试测试板端连接线；其中，所述芯片端连接线连接一所述芯片金属垫及其相邻的第一侧芯片金属垫，所述测试测试板端连接线连接与所述芯片金属垫相对的测试板金属垫及其相邻的第二侧测试板金属垫，第一侧芯片金属垫与第二侧测试板金属垫不相对应。

5、本公开的一种示例性实施方式中，所述装置还包括：至少两个测试端口；其中，所述测试端口设置在所述串联链路的两端或所述串联链路的内部任一位置处，所述测试端口用于监测所述串联链路的阻抗。

6、本公开的一种示例性实施方式中，所述芯片金属垫与其相对应的所述测试板金属垫通过金属间键合连接。

7、本公开的一种示例性实施方式中，所述芯片金属垫与其相对应的所述测试板金属垫通过焊接件连接。

8、本公开的一种示例性实施方式中，多个所述焊接件分为不同的焊接件组，每一组所述焊接件组内的所述焊接件串联连接；相邻的所述焊接件组内的所述焊接件串联连接。

9、本公开的一种示例性实施方式中，所述测试芯片与普通芯片的封装特性一致。

10、本公开的一种示例性实施方式中，所述封装特性至少包括封装材料和封装方式。

11、本公开的一种示例性实施方式中，所述测试芯片去除了所述普通芯片对应的layout线路。

12、本公开的一种示例性实施方式中，所述测试板包括：硅板或者pcb。

13、本公开的一种示例性实施方式中，所述pcb采用fr4基材，osp表面处理工艺，并采用非阻焊焊盘。

14、本公开的一种示例性实施方式中，所述焊接件为焊球。

15、本公开的一种示例性实施方式中，一个所述测试板上设置有多个所述测试芯片。

16、根据本公开的第二方面，提供一种可靠性测试方法，所述方法包括：将测试芯片的至少部分芯片金属垫与其相对应的测试板的测试板金属垫连接成串联链路；通过所述串联链路监控所述至少部分芯片金属垫与所述测试板金属垫的连接可靠性。

17、本公开的一种示例性实施方式中，所述通过所述串联链路监控所述至少部分芯片金属垫与所述测试板金属垫的连接可靠性，包括：通过监测所述串联链路的阻抗以监控所述连接可靠性。

18、本公开提供的技术方案可以包括以下有益效果：

19、本公开示例性实施方式提供的可靠性测试装置，通过将测试芯片的至少部分芯片金属垫与其相对应的测试板的测试板金属垫连接成串联链路，通过该串联链路就可以监控至少部分芯片金属垫与测试板金属垫的连接可靠性，由于串联链路实时可测，从而可以达到实时监测上述芯片金属垫与测试板金属垫连接可靠性的目的，实现一种实时监控芯片的板级连接可靠性的方式。

20、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

技术特征：

1.一种可靠性测试装置，其特征在于，所述装置包括：测试芯片和测试板；其中，

2.根据权利要求1所述的装置，其特征在于，所述装置还包括：设置在所述测试芯片上的芯片端连接线和设置在所述测试板上的测试测试板端连接线；其中，

3.根据权利要求1所述的装置，其特征在于，所述装置还包括：至少两个测试端口；其中，

4.根据权利要求1或2所述的装置，其特征在于，所述芯片金属垫与其相对应的所述测试板金属垫通过金属间键合连接。

5.根据权利要求1或2所述的装置，其特征在于，所述芯片金属垫与其相对应的所述测试板金属垫通过焊接件连接。

6.根据权利要求5所述的装置，其特征在于，多个所述焊接件分为不同的焊接件组，每一组所述焊接件组内的所述焊接件串联连接；

7.根据权利要求1所述的装置，其特征在于，所述测试芯片与普通芯片的封装特性一致。

8.根据权利要求7所述的装置，其特征在于，所述封装特性至少包括封装材料和封装方式。

9.根据权利要求7所述的装置，其特征在于，所述测试芯片去除了所述普通芯片对应的layout线路。

10.根据权利要求1所述的装置，其特征在于，所述测试板包括：硅板或者pcb。

11.根据权利要求10所述的装置，其特征在于，所述pcb采用fr4基材，osp表面处理工艺，并采用非阻焊焊盘。

12.根据权利要求5所述的装置，其特征在于，所述焊接件为焊球。

13.根据权利要求1所述的装置，其特征在于，一个所述测试板上设置有多个所述测试芯片。

14.一种可靠性测试方法，其特征在于，所述方法包括：

15.根据权利要求14所述的方法，其特征在于，所述通过所述串联链路监控所述至少部分芯片金属垫与所述测试板金属垫的连接可靠性，包括：

技术总结本公开是关于一种可靠性测试装置及可靠性测试方法，涉及集成电路技术领域。该可靠性测试装置包括：测试芯片和测试板；其中，测试芯片的至少部分芯片金属垫与其相对应的测试板的测试板金属垫连接成串联链路，串联链路用于监控至少部分芯片金属垫与测试板金属垫的连接可靠性。本公开提供一种对芯片进行板级可靠性评估的方法。技术研发人员：杨辉鹏受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/4/29