半导体结构的制备方法、半导体结构与流程

本公开涉及半导体，本公开涉及但不限于一种半导体结构的制备方法、半导体结构。

背景技术：

1、存储器的主要组成部分包括阵列区的晶体管、存储电容以及外围区的外围电路。存储电容的独立连接的电极与阵列区的晶体管之间耦接，存储电容的另一个电极与金属布线耦接以便接地(可以为虚地)。通过外围电路控制阵列区的晶体管可以对各存储电容的独立连接的电极施加不同的电信号；上述金属布线可以向所有存储电容的另一个电极施加相同的电信号(接地信号)，即存储电容的另一个电极采用共用连接的方式。如此，实现了对存储电容进行充放电。

2、对于存储电容中共用连接的一个电极可采用共用电极的方式，来降低制程的难度。然而，相关技术中，采用现有的制备工序制备共用电极的存储器时，会破坏电容结构中的电容介质，从而影响了电容以及存储器的电学性能。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体结构的制备方法、半导体结构，以至少缓解共用电极的存储器，在制备独立连接的电极时，破坏电容的电容介质的问题，从而提高电容及存储器的电学性能。

2、本公开实施例提供一种半导体结构的制备方法，所述方法包括：

3、提供第一晶圆，所述第一晶圆具有第一阵列区和环绕所述第一阵列区的第一外围区；在所述第一晶圆上形成重布线结构以及位于所述重布线结构上的电容结构和第一接触结构，所述电容结构位于所述第一阵列区，所述第一接触结构位于所述第一外围区，所述电容结构包括具有通孔的第一电极、覆盖所述通孔内壁和底部的电容介质层、位于所述通孔内并覆盖所述电容介质层的第二电极，所述第一电极和所述第一接触结构分别与所述重布线结构耦接；

4、提供第二晶圆，所述第二晶圆具有第二阵列区和环绕所述第二阵列区的第二外围区；在所述第二晶圆上形成位于所述第二阵列区的阵列结构和第二接触结构以及位于所述第二外围区的外围电路结构和第三接触结构，所述阵列结构包括第一晶体管，所述第二接触结构与所述第一晶体管的第一源漏极耦接，所述外围电路结构包括第二晶体管，所述第三接触结构与所述第二晶体管耦接；

5、键合所述第一晶圆与所述第二晶圆，以使所述第二电极与所述第二接触结构耦接，所述第一接触结构与所述第三接触结构耦接。

6、本公开实施例提供一种半导体结构，包括：第一衬底，具有阵列区和环绕所述阵列区的外围区；

7、位于所述阵列区的的阵列结构和第二接触结构，所述阵列结构包括第一晶体管，所述第二接触结构与所述第一晶体管的第一源漏极耦接；位于所述外围区的外围电路结构和第三接触结构，所述外围电路结构包括第二晶体管，所述第三接触结构与所述第二晶体管耦接；

8、位于所述阵列区的电容结构，所述电容结构包括具有通孔的第一电极、覆盖所述通孔内壁和底部的电容介质层、位于所述通孔内并覆盖所述电容介质层的第二电极；位于所述外围区的第一接触结构；位于所述电容结构和所述第一接触结构的远离所述第一衬底的一侧的重布线结构，所述重布线结构分别与所述第一电极和所述第一接触结构耦接；

9、其中，所述第二电极与所述第二接触结构通过键合的方式耦接，所述第一接触结构与所述第三接触结构通过键合的方式耦接。

10、本公开实施例中，提供第一晶圆，第一晶圆具有第一阵列区和环绕第一阵列区的第一外围区；在第一晶圆上形成重布线结构以及位于重布线结构上的电容结构和第一接触结构，电容结构位于第一阵列区，第一接触结构位于第一外围区，电容结构包括具有通孔的第一电极、覆盖通孔内壁和底部的电容介质层、位于通孔内并覆盖电容介质层的第二电极，第一电极和第一接触结构分别与重布线结构耦接；提供第二晶圆，第二晶圆具有第二阵列区和环绕第二阵列区的第二外围区；在第二晶圆上形成位于第二阵列区的阵列结构和第二接触结构以及位于第二外围区的外围电路结构和第三接触结构，阵列结构包括第一晶体管，第二接触结构与第一晶体管的第一源漏极耦接，外围电路结构包括第二晶体管，第三接触结构与第二晶体管耦接；键合第一晶圆与第二晶圆，以使第二电极与第二接触结构耦接，第一接触结构与第三接触结构耦接。如此，一方面，电容中的第二电极向上直接与阵列结构键合连接，无需向下对覆盖在通孔底部的电容介质层进行等离子体等去除工艺，进而缓解了采用等离子体等工艺去除底部电容介质层时对电容介质层内壁的破坏，从而保证了电容的电学性能。另一方面，采用共连接且共用第一电极的方式，增加了在第一电极中制备开孔、形成电容介质层、形成第二电极的制程窗口，降低了制备难度、可以为进一步缩小电容尺寸提供了支持。又一方面，第一晶圆和第二晶圆可以同时生产，减少制程时间，提高制程效率。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的制备方法，其特征在于，在所述第一晶圆上形成所述重布线结构，包括：

3.根据权利要求2所述的制备方法，其特征在于，最靠近所述第一晶圆的所述重布线层包括多个连接焊盘，所述多个连接焊盘均匀分布于所述第一阵列区和所述第一外围区中。

4.根据权利要求2或3所述的制备方法，其特征在于，在所述第一晶圆上形成所述电容结构和所述第一接触结构，包括：

5.根据权利要求2或3所述的制备方法，其特征在于，在所述第一晶圆上形成所述电容结构和所述第一接触结构，包括：

6.根据权利要求1-3任一项所述的制备方法，其特征在于，所述第一晶体管包括埋入式晶体管，所述第二晶体管包括平面晶体管，

7.根据权利要求6所述的制备方法，其特征在于，在所述第二晶圆上形成所述阵列结构、所述第二接触结构、所述外围电路结构和所述第三接触结构，包括：

8.根据权利要求2所述的制备方法，其特征在于，在键合所述第一晶圆与所述第二晶圆之后，所述制备方法还包括：

9.根据权利要求3所述的制备方法，其特征在于，在键合所述第一晶圆与所述第二晶圆之后，所述制备方法还包括：

10.一种半导体结构，其特征在于，包括：

11.根据权利要求10所述的半导体结构，其特征在于，所述第一晶体管包括埋入式晶体管，所述第二晶体管包括平面晶体管；

12.根据权利要求11所述的半导体结构，其特征在于，还包括：

13.根据权利要求10-12任一项所述的半导体结构，其特征在于，所述重布线结构包括交替堆叠的多个重布线层和多个第一隔离层，相邻的两个所述重布线层之间的第一隔离层中设置有导电接触插塞以耦接该相邻的两个所述重布线层，最靠近所述第二晶圆的所述第一隔离层的中设置有第一接触插塞和第二接触插塞，所述第一接触插塞位于所述阵列区，所述第二接触插塞位于所述外围区，所述第一电极与所述第一接触插塞耦接，所述第一接触结构与所述第二接触插塞耦接。

14.根据权利要求13所述的半导体结构，其特征在于，最远离所述第二晶圆的所述重布线层包括多个连接焊盘，所述多个连接焊盘均匀分布于所述阵列区和所述外围区中。

15.根据权利要求13所述的半导体结构，其特征在于，还包括：

技术总结本公开实施例提供一种半导体结构的制备方法、半导体结构，其中，制备方法包括：在第一晶圆上形成重布线结构以及位于重布线结构上的电容结构和第一接触结构，电容结构包括具有通孔的第一电极、覆盖通孔内壁和底部的电容介质层、位于通孔内并覆盖电容介质层的第二电极，第一电极和第一接触结构分别与重布线结构耦接；在第二晶圆上形成位于第二阵列区的阵列结构和第二接触结构以及位于第二外围区的外围电路结构和第三接触结构，第二接触结构与阵列结构中的第一晶体管的第一源漏极耦接，第三接触结构与外围电路结构中的第二晶体管耦接；键合第一晶圆与第二晶圆，以使第二电极与第二接触结构耦接，第一接触结构与第三接触结构耦接。技术研发人员：吴润平,朱磊受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/29