半导体结构及其形成方法与流程

本公开涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

2、在dram等半导体结构的制造过程中，需要形成具有高深宽比的接触插塞，以将导电结构的信号引出或者引入。但是，在实际的半导体制程工艺中，由于用于形成接触插塞的通孔的深宽比较高在刻蚀过程中所述通孔易出现倾斜或者弯曲等形变(distortion)，或者，由于对准偏差等原因导致通孔的位置发生偏移(shift)。所述通孔的形变或者偏移都会使得于所述通孔内形成的所述接触插塞与周边的导电结构之间的距离缩短。当电压信号施加至所述接触插塞上时，易导致所述接触插塞与周边的所述导电结构之间出现漏电，严重时还会导致所述导电结构烧毁(burn out)。

3、因此，如何减少半导体结构内部的漏电问题，从而改善半导体结构的性能，提高半导体结构的良率，是当前亟待解决的技术问题。

技术实现思路

1、本公开一些实施例提供一种半导体结构及其形成方法，用于减少半导体结构内部的漏电问题，从而改善半导体结构的性能，提高半导体结构的良率。

2、根据一些实施例，本公开提供了一种半导体结构，包括：

3、衬底；

4、多个导电结构，多个所述导电结构间隔设置于所述衬底上；

5、多个隔离结构，所述隔离结构设置于相邻的所述导电结构之间；

6、阻挡层，所述阻挡层设置于所述导电结构上；

7、所述隔离结构高于所述阻挡层。

8、在一些实施例中，还包括：

9、多个所述接触插塞，多个所述接触插塞与多个所述导电结构一一对应，所述接触插塞穿过相邻的两个所述隔离结构之间的间隙且与所述导电结构电连接。

10、在一些实施例中，所述接触插塞的底面与所述导电结构的顶面接触电连接；

11、所述接触插塞的宽度小于相邻的两个所述隔离结构之间的间隙的宽度。

12、在一些实施例中，所述接触插塞在所述衬底的顶面上的投影位于相邻的两个所述隔离结构之间的间隙在所述衬底的顶面上的投影内部。

13、在一些实施例中，所述接触插塞包括：

14、第一部分，位于所述隔离结构上，且所述第一部分至少覆盖所述隔离结构的部分顶面；

15、第二部分，凸出设置于所述第一部分的底面上，所述第二部分覆盖所述隔离结构的侧壁和所述导电结构的顶面。

16、在一些实施例中，所述第二部分的宽度小于所述第一部分的宽度，且所述第二部分的部分侧壁与所述第一部分的部分侧壁平齐。

17、在一些实施例中，所述接触插塞沿所述衬底指向所述导电结构的方向延伸；或者，

18、所述接触插塞的延伸方向与所述衬底指向所述导电结构的方向倾斜相交。

19、在一些实施例中，在沿所述衬底指向所述导电结构的方向上，所述隔离结构的顶面与所述导电结构的顶面之间的距离为10nm～100nm。

20、在一些实施例中，还包括：

21、隔离层，设置于所述阻挡层上；

22、所述接触插塞连续贯穿所述隔离层和所述阻挡层。

23、在一些实施例中，所述阻挡层的材料为氮化物材料。

24、根据另一些实施例，本公开还提供了一种半导体结构的形成方法，包括如下步骤：

25、提供衬底；

26、于所述衬底上形成多个间隔设置的导电结构、并形成位于所述导电结构上的阻挡层；

27、于所述衬底的上形成多个隔离结构，所述隔离结构设置于相邻的所述导电结构之间，所述隔离结构高于所述阻挡层。

28、在一些实施例中，于所述衬底上形成多个间隔设置的导电结构、并形成位于所述导电结构上的阻挡层的具体步骤包括：

29、形成覆盖于所述衬底的顶面上的导电材料层；

30、形成覆盖于所述导电材料层上的初始阻挡层；

31、刻蚀所述初始阻挡层和所述导电材料层，形成多个沿第一方向间隔排布、且沿第二方向贯穿所述导电材料层和所述初始阻挡层的第一沟槽，多个所述第一沟槽将所述导电材料层分隔为沿所述第一方向间隔排布的多个相互独立的所述导电结构、并将所述初始阻挡层分隔为沿所述第一方向间隔排布的多个相互独立的所述阻挡层，所述第一方向平行于所述衬底的顶面，所述第二方向垂直于所述衬底的顶面。

32、在一些实施例中，形成多个沿第一方向间隔排布、且沿第二方向贯穿所述导电材料层和所述初始阻挡层的第一沟槽的具体步骤包括：

33、形成覆盖于所述初始阻挡层的顶面的初始第一隔离层；

34、刻蚀所述初始第一隔离层、所述初始阻挡层和所述导电材料层，形成沿所述第二方向连续贯穿所述初始第一隔离层、所述初始阻挡层和所述导电材料层的所述第一沟槽，多个所述第一沟槽将所述初始第一隔离层分隔为沿所述第一方向间隔排布的多个相互独立的所述第一隔离层。

35、在一些实施例中，所述初始第一隔离层沿所述第二方向的厚度大于或者等于所述初始阻挡层沿所述第二方向的厚度。

36、在一些实施例中，所述初始第一隔离层的材料为氧化物材料，所述初始阻挡层的材料为氮化物材料。

37、在一些实施例中，所述初始第一隔离层和所述初始阻挡层沿所述第二方向的总厚度为10nm～100nm。

38、在一些实施例中，于所述衬底上形成多个隔离结构的具体步骤包括：

39、填充绝缘材料于多个所述第一沟槽内，于多个所述第一沟槽内一一形成多个所述隔离结构，且所述隔离结构的顶面与所述第一隔离层的顶面平齐或者所述隔离结构的顶面高于所述第一隔离层的顶面。

40、在一些实施例中，于多个所述第一沟槽内一一形成多个所述隔离结构的具体步骤包括：

41、形成连续填充满多个所述第一沟槽且覆盖所述第一隔离层的顶面的所述绝缘材料；

42、去除覆盖于所述第一隔离层的顶面的所述绝缘材料，保留于所述第一沟槽内的所述绝缘材料作为所述隔离结构。

43、在一些实施例中，于所述衬底的上形成多个隔离结构之后，还包括如下步骤：

44、形成与多个所述导电结构一一对应的多个接触插塞，所述接触插塞至少部分穿过相邻的两个所述隔离结构之间的间隙且与所述导电结构电连接。

45、在一些实施例中，形成与多个所述导电结构一一对应的多个接触插塞的具体步骤包括：

46、形成覆盖所述隔离结构的顶面和所述第一隔离层的顶面的第二隔离层；

47、形成沿所述第二方向至少贯穿所述第二隔离层、所述第一隔离层和所述阻挡层的通孔，所述通孔的底部暴露所述导电结构；

48、形成填充满所述通孔的所述接触插塞。

49、在一些实施例中，所述通孔暴露所述导电结构的顶面或者所述通孔延伸至所述导电结构内部；

50、所述通孔的宽度小于相邻的两个所述隔离结构之间的间隙的宽度。

51、在一些实施例中，所述通孔的底面平坦，且所述通孔在所述衬底的顶面上的投影位于相邻的两个所述隔离结构之间的间隙在所述衬底的顶面上的投影内部。

52、在一些实施例中，所述通孔沿所述第二方向延伸；或者，

53、所述通孔沿第三方向延伸，所述第三方向与所述第二方向倾斜相交。

54、在一些实施例中，形成沿所述第二方向至少贯穿所述第二隔离层、所述第一隔离层和所述阻挡层的通孔的具体步骤包括：

55、刻蚀所述第二隔离层、所述第一隔离层和所述阻挡层，形成包括第一子通孔和第二子通孔的所述通孔，所述第一子通孔的底面暴露所述隔离结构的顶面，所述第二子通孔沿所述第二方向凸出设置于所述第一子通孔的底面上且与所述第一子通孔连通，所述第二子通孔暴露所述隔离结构的侧壁和所述导电结构。

56、在一些实施例中，所述第一子通孔的宽度大于所述第二子通孔的宽度，且所述第二子通孔的部分侧壁与所述第一子通孔的部分侧壁平齐。

57、本公开一些实施例提供的半导体结构及其形成方法，通过在衬底上设置多个相互独立且间隔排布的隔离结构，每个所述隔离结构位于相邻的两个导电结构之间，且所述隔离结构高于设置于所述导电结构上的阻挡层，使得在形成与所述导电结构电连接的接触插塞时，可以通过所述隔离结构减小所述接触插塞因对准偏差或者形变导致的位置偏移，使得对于相邻的两个所述导电结构，与其中一个导电结构电连接的所述接触插塞和另一个所述导电结构之间的距离增大，从而减少了与其中一个导电结构电连接的所述接触插塞和另一个所述导电结构之间的漏电问题，进而减少了所述导电结构烧毁的问题，改善了所述半导体结构的性能，提高了所述半导体结构的良率。