一种射频开关结构及其制备方法与流程

本发明涉及半导体，特别涉及一种射频开关结构及其制备方法。

背景技术：

1、射频开关是用于控制射频信号传输路径及信号大小的控制器件之一，在无线通信、电子对抗、雷达系统及电子测量仪器等许多领域有广泛用途。

2、在相关技术中，如图1a所示，射频开关电路可包括连接天线的串联支路和连接地的并联支路，其中，并联支路可例如由12个晶体管串联而成，从上至下分别为第一晶体管1、第二晶体管2、第三晶体管3......第十一晶体管11和第十二晶体管12。第一晶体管1的漏极作为射频开关电路的输入端连接射频输入，其源极与第二晶体管2的漏极相连；第二晶体管2的源极与第三晶体管3的漏极相连......第十一晶体管11的源极与第十二晶体管12的漏极相连，第十二晶体管12的源极作为射频开关电路的输出端连接地；上述每个晶体管的栅极通过高阻电阻接偏置电压vgn；每个晶体管的衬底上都连有高阻电阻，并且通过高电阻接地(或者统一接偏置电压)；每个晶体管的漏极与源极之间接有高阻电阻，上述所有高阻电阻的阻值均一致且至少为50k欧姆。

3、图1b为上述并联支路中12个晶体管的各源漏之间的实际电压分布，如图1b所示，上述射频开关电路的电压分布不平衡，严重影响功率处理能力甚至导致晶体管上出现的高电压击穿晶体管。

技术实现思路

1、本发明的目的在于提供一种射频开关结构及其制备方法，通过平衡射频开关结构上各晶体管的电压分布以提高射频开关结构的功率处理能力。

2、为解决上述技术问题，本发明提供的射频开关结构，包括：

3、soi衬底，其包括依次层叠的硅基底层、埋氧层及顶层硅层；

4、设于所述顶层硅层soi衬底上且依次级联于首端与尾端之间的n个晶体管，所述首端连接射频输入，所述尾端接地，n为大于或等于4的整数；

5、其中，靠近所述首端的部分晶体管的顶层硅层源漏结构的厚度大于远离所述首端的部分晶体管的顶层硅层源漏结构的厚度，且各所述晶体管的源漏结构及有源区的厚度均与对应顶层硅层的厚度相同。

6、可选的，所述soi衬底包括依次层叠的硅基底层、埋氧层及顶层硅层，所述顶层硅层包括靠近所述首端的第一区及远离所述首端的第二区，所述第一区中晶体管的顶层硅层的厚度大于所述第二区中晶体管的顶层硅层的厚度。

7、可选的，所述晶体管的源漏结构的厚度与对应有源区的厚度相同，且与对应顶层硅层的厚度相同所述第一区与所述第二区的边界为所述第一区中最远离所述首端的晶体管的隔离结构。

8、可选的，所述第一区中的晶体管的源漏结构的厚度相同。

9、可选的，所述第二区中的晶体管的源漏结构的厚度相同。

10、可选的，所述第一区包括两个所述晶体管。

11、基于本发明的另一方面，还提供一种射频开关结构的制备方法，包括：

12、提供soi衬底，其包括依次层叠的硅基底层、埋氧层及顶层硅层；

13、在所述顶层硅层soi衬底上形成n个晶体管，n个所述晶体管依次级联在首端与尾端之间，所述首端连接射频输入，所述尾端接地，n为大于或等于4的整数，其中，靠近所述首端的部分晶体管的顶层硅层源漏结构的厚度大于远离所述首端的部分晶体管的顶层硅层源漏结构的厚度。

14、可选的，所述soi衬底包括依次层叠的硅基底层、埋氧层及顶层硅层，形成n个所述晶体管的步骤包括：

15、在所述顶层硅层上形成第一图形化的掩模，所述第一图形化的掩模覆盖靠近所述首端的第一区，且所述第一图形化的掩模的开口包括远离所述首端的第二区；

16、去除所述第二区部分厚度的顶层硅层，并去除所述第一图形化的掩模，以使所述第一区的顶层硅层的厚度大于所述第二区的顶层硅层的厚度；

17、在所述第一区及所述第二区的顶层硅层中形成对应的晶体管。

18、可选的，所述第一图形化的掩模包括依次层叠的垫氧化层及硬掩模层，去除所述第二区部分厚度的顶层硅层的步骤包括：

19、利用所述第一图形化的掩模执行热氧化工艺，以使所述第二区部分厚度的顶层硅层形成氧化物；

20、去除所述第二区的氧化层，并以所述第二区剩余的顶层硅层作为所述第二区的顶层硅层；

21、去除所述第一图形化的掩模。

22、可选的，在所述第一区及所述第二区的顶层硅层中形成对应的晶体管的步骤包括：

23、在所述第一区及所述第二区形成第二图形化的掩模，并利用所述第二图形化的掩模对所述顶层硅层执行图形化工艺，以在所述第一区及所述第二区中定义出若干间隔的有源区，所述有源区的厚度与对应顶层硅层的厚度相同；

24、在所述第一区及所述第二区的有源区之间形成隔离结构；

25、在所述第一区及所述第二区的有源区上形成对应的栅极结构；

26、利用所述栅极结构在对应栅极结构两侧的有源区中形成源漏结构，所述源漏结构的厚度与对应顶层硅层的厚度相同。

27、综上所述，本发明提供的频开关结构包括soi衬底；设于soi衬底上且依次级联于首端与尾端之间的n个晶体管，首端连接射频输入，尾端接地，n为大于或等于4的整数；其中，靠近首端的部分晶体管的顶层硅层的厚度大于远离首端的部分晶体管的顶层硅层的厚度，且晶体管的源漏结构及有源区的厚度均与对应顶层硅层的厚度相同。其中，靠近首端的部分晶体管的顶层硅层的厚度大于远离首端的部分晶体管的顶层硅层的厚度，可使靠近首端的部分晶体管的源漏结构的正对面积大于远离首端的部分晶体管的源漏结构的正对面积，也即是，靠近首端的部分晶体管的源漏之间的等效电容大于远离首端的部分晶体管的源漏之间的等效电容，以此可相对增加远离首端的晶体管的阻抗(或者说，可相对减小靠近首端的晶体管的阻抗)，从而使射频开关结构各晶体管中不平衡的电压分布尽量趋于平衡，从而平衡各晶体管的处理功率，进而提高射频开关结构的功率处理能力，并且还可降低分配在各晶体管的源漏之间的最大压差，以降低各晶体管被高电压击穿的风险。

技术特征：

1.一种射频开关结构，其特征在于，包括：

2.根据权利要求1所述的射频开关结构，其特征在于，所述顶层硅层包括靠近所述首端的第一区及远离所述首端的第二区，所述第一区中晶体管的顶层硅层的厚度大于所述第二区中晶体管的顶层硅层的厚度。

3.根据权利要求2所述的射频开关结构，其特征在于，所述第一区与所述第二区的边界为所述第一区中最远离所述首端的晶体管的隔离结构。

4.根据权利要求3所述的射频开关结构，其特征在于，所述第一区中的晶体管的源漏结构的厚度相同。

5.根据权利要求3所述的射频开关结构，其特征在于，所述第二区中的晶体管的源漏结构的厚度相同。

6.根据权利要求1至5中任一项所述的射频开关结构，其特征在于，所述第一区包括两个所述晶体管。

7.一种射频开关结构的制备方法，其特征在于，包括：

8.根据权利要求7所述的射频开关结构的制备方法，其特征在于，形成n个所述晶体管的步骤包括：

9.根据权利要求8所述的射频开关结构的制备方法，其特征在于，所述第一图形化的掩模包括依次层叠的垫氧化层及硬掩模层，去除所述第二区部分厚度的顶层硅层的步骤包括：

10.根据权利要求8或9所述的射频开关结构的制备方法，其特征在于，在所述第一区及所述第二区的顶层硅层中形成对应的晶体管的步骤包括：

技术总结本发明提供一种射频开关结构及其制备方法，所述射频开关结构包括SOI衬底；设于所述SOI衬底上且依次级联于首端与尾端之间的N个晶体管，所述首端连接射频输入，所述尾端接地，N为大于或等于4的整数；其中，靠近所述首端的部分晶体管的顶层硅层的厚度大于远离所述首端的部分晶体管的顶层硅层的厚度，且各晶体管的源漏结构及有源区的厚度均与对应顶层硅层的厚度相同。本发明中，可通过平衡射频开关结构上各晶体管的电压分布以提高射频开关结构的功率处理能力。技术研发人员：刘张李,周琼受保护的技术使用者：上海华虹宏力半导体制造有限公司技术研发日：技术公布日：2024/8/5