封装结构的制作方法

本公开涉及一种封装结构，具体地涉及一种包含半导体衬底的封装结构，所述半导体衬底具有安置在两个相对表面处的i/o。

背景技术：

1、当集成例如存储器装置(例如，sram)和专用集成电路(asic)等不同电子组件时，组件间的距离可能会影响性能。为了提高性能，可采用asic与存储器装置面对面接合以提供较短的传输路径。在此类情况下，由于asic凸块和存储器装置凸块之间的大小差，可能需要asic与存储器装置之间的重新分布结构，还可能需要额外的重新分布结构和导电柱来将asic和存储器装置与外部装置或电路沟通。结果，增加了整个结构的制造成本和厚度。为了提供所需的性能增强，需要一种新的封装结构。

技术实现思路

1、在一些实施例中，一种封装结构包含半导体衬底。所述半导体衬底包含下部部分和上部部分。所述半导体衬底的所述上部部分界定高速信号传输区。所述高速信号传输区包含被配置成与第一电子组件通信的第一区和被配置成与外部装置通信的第二区。所述半导体衬底的所述下部部分界定电力传输区。

2、在一些实施例中，一种封装结构包含半导体衬底。所述半导体衬底具有第一表面和与所述第一表面相对的第二表面。所述半导体衬底包含邻近于所述第一表面安置的高密度导电层和邻近于所述第二表面安置的低密度导电层。

3、在一些实施例中，一种封装结构包含具有第一表面和与所述第一表面相对的第二表面的半导体衬底。所述半导体衬底的所述第一表面界定第一信号传输区和第二信号传输区，所述第一信号传输区被配置成与第一电子组件通信，所述第二信号传输区被配置成与第二电子组件通信。所述半导体衬底的所述第二表面界定电力传输区。

技术特征：

1.一种封装结构，其包括：

2.根据权利要求1所述的封装结构，其中所述半导体衬底包括专用集成电路(asic)。

3.根据权利要求2所述的封装结构，其中所述第一电子组件包括存储器裸片。

4.根据权利要求1所述的封装结构，其还包括：

5.根据权利要求4所述的封装结构，其中所述外部装置通过安置在所述第一导电柱上方的第一重新分布结构电连接到所述第一导电柱。

6.根据权利要求5所述的封装结构，其还包括：

7.根据权利要求4所述的封装结构，其还包括：

8.根据权利要求4所述的封装结构，其还包括：

9.根据权利要求8所述的封装结构，其中所述无源装置包括电感器，并且所述封装结构还包括安置在所述第二导电柱与所述无源装置之间的第三导电柱，其中所述第三导电柱被配置成充当所述第二导电柱与所述无源装置之间的屏蔽件。

10.根据权利要求1所述的封装结构，其中所述半导体衬底包括与所述下部部分相比更接近于所述上部部分的金属氧化物半导体场效应晶体管结构。

11.根据权利要求1所述的封装结构，其中所述第一电子组件通过混合接合(hybridbonding)连接到所述半导体衬底。

12.一种封装结构，其包括：

13.根据权利要求12所述的封装结构，其中所述高密度导电层被配置成传输与第一电子组件通信的信号，并且所述低密度导电层被配置成将电力传输到所述半导体衬底。

14.根据权利要求13所述的封装结构，其还包括：

15.根据权利要求14所述的封装结构，其中所述第一电子组件安置在所述第一表面上方并且电连接到所述高密度导电层，并且所述多个第一导电柱中的至少一者沿着所述第一电子组件的侧表面延伸。

16.根据权利要求14所述的封装结构，其还包括：

17.根据权利要求16所述的封装结构，其还包括：

18.根据权利要求17所述的封装结构，其中所述第三导电柱的宽度大于所述多个第一导电柱中的一者的宽度和所述多个第二导电柱中的一者的宽度。

19.一种封装结构，其包括：

20.根据权利要求19所述的封装结构，其还包括：

技术总结提供一种封装结构。所述封装结构包含半导体衬底。所述半导体衬底包含下部部分和上部部分。所述半导体衬底的所述上部部分界定高速信号传输区。所述高速信号传输区包含被配置成与第一电子组件通信的第一区和被配置成与外部装置通信的第二区。所述半导体衬底的所述下部部分界定电力传输区。技术研发人员：陈海明,林弘毅,孔政渊受保护的技术使用者：日月光半导体制造股份有限公司技术研发日：技术公布日：2024/9/12