集成电路的制作方法

公开的示例实施例涉及集成电路，并且更具体地，涉及包括背侧配线的集成电路和设计该集成电路的方法。

背景技术：

1、由于对高集成度的需求和半导体工艺的发展，包括在集成电路中的线的宽度、距离和/或高度可被减小，并且线的寄生元件的影响可增大。附加地，为了获得降低的功耗、高操作速度等，集成电路的电源电压可被降低，并且因此，线的寄生元件可对集成电路具有增大的影响。因此，针对设计其中高效地布线和布孔的集成电路的方法的需求已经增大。

2、本背景技术部分中公开的信息在实现本申请的实施例的处理之前或在实现本申请的实施例的处理期间已经由发明人已知或由发明人得出，或者是在实现实施例的处理中获取的技术信息。因此，本背景技术部分中公开的信息可包含不形成公众已知的现有技术的信息。

技术实现思路

1、公开的一个或多个示例实施例提供使用背侧配线层向标准单元供电的具有增加的布线资源和提高的面积效率的集成电路、以及设计该集成电路的方法。

2、附加的方面将在下面的描述中被部分阐述，并且部分地从描述将是清楚的，或可通过实践呈现的实施例来习得。

3、根据示例实施例的一个方面，一种集成电路可包括：多个标准单元，在基底的前表面上；以及背侧配线层，在基底的背表面上，其中，所述多个标准单元包括第一标准单元，第一标准单元包括第一p型晶体管和第一n型晶体管，背侧配线层包括被配置为接收第一电源电压的第一背侧配线图案、被配置为接收第二电源电压的第二背侧配线图案和被配置为接收地电压的第三背侧配线图案，并且第一标准单元至少部分地与第一背侧配线图案、第二背侧配线图案和第三背侧配线图案叠置。

4、根据示例实施例的一个方面，一种集成电路可包括：多个标准单元，在基底的前表面上；以及背侧配线层，在基底的背表面上，其中，所述多个标准单元包括第一标准单元，第一标准单元包括第一p型晶体管和第一n型晶体管，背侧配线层包括被配置为接收电源电压的第一背侧配线图案、被配置为接收第一地电源电压的第二背侧配线图案和被配置为接收第二地电压的第三背侧配线图案，并且第一标准单元至少部分地与第一背侧配线图案、第二背侧配线图案和第三背侧配线图案叠置。

5、根据示例实施例的一个方面，一种集成电路可包括：多个标准单元，在基底的前表面上；背侧配线层，在基底的背表面上；以及第一背侧过孔和第二背侧过孔，在背侧配线层上，其中，所述多个标准单元包括第一标准单元，第一标准单元包括第一p型晶体管和第一n型晶体管，背侧配线层包括被配置为接收电源电压的第一背侧配线图案和被配置为接收地电压的第二背侧配线图案，第一标准单元至少部分地与第一背侧配线图案和第二背侧配线图案叠置，第一背侧配线图案通过第一背侧过孔连接到第一p型晶体管的源极/漏极区，并且第二背侧配线图案通过第二背侧过孔连接到第一n型晶体管的源极/漏极区。

6、根据示例实施例的一个方面，一种集成电路可包括：多个标准单元，在基底的前表面上；背侧配线层，在基底的背表面上；以及第一背侧过孔和第二背侧过孔，在背侧配线层上，其中，所述多个标准单元包括第一标准单元，第一标准单元包括第一p型晶体管设置在其中的第一区域和第一n型晶体管设置在其中的第二区域，背侧配线层包括被配置为接收第一电压的第一背侧配线图案、被配置为接收第二电压的第二背侧配线图案、以及被配置为接收第三电压的第三背侧配线图案，第一标准单元与第一背侧配线图案、第二背侧配线图案和第三背侧配线图案叠置，第一背侧配线图案通过第一背侧过孔连接到第一p型晶体管的第一源极/漏极区，并且第三背侧配线图案通过第二背侧过孔连接到第一n型晶体管的第二源极/漏极区。

技术特征：

1.一种集成电路，包括：

2.根据权利要求1所述的集成电路，还包括：

3.根据权利要求2所述的集成电路，还包括：

4.根据权利要求1所述的集成电路，其中，第一背侧配线图案、第二背侧配线图案和第三背侧配线图案中的每个在第一方向上延伸，并且

5.根据权利要求4所述的集成电路，其中，第二背侧配线图案在第一背侧配线图案与第三背侧配线图案之间。

6.根据权利要求1所述的集成电路，其中，所述多个标准单元还包括第二标准单元，

7.根据权利要求1至6中的任一项所述的集成电路，其中，第一标准单元和与第一标准单元邻近的另外的标准单元共享第一背侧配线图案。

8.一种集成电路，包括：

9.根据权利要求8所述的集成电路，还包括：

10.根据权利要求9所述的集成电路，还包括：

11.根据权利要求8所述的集成电路，其中，第一背侧配线图案、第二背侧配线图案和第三背侧配线图案中的每个在第一方向上延伸，并且

12.根据权利要求11所述的集成电路，其中，第二背侧配线图案在第一背侧配线图案和第三背侧配线图案之间。

13.根据权利要求8所述的集成电路，其中，所述多个标准单元还包括第二标准单元，

14.根据权利要求8至13中的任一项所述的集成电路，其中，第一标准单元和与第一标准单元邻近的另外的标准单元共享第三背侧配线图案。

15.一种集成电路，包括：

16.根据权利要求15所述的集成电路，还包括：

17.根据权利要求15所述的集成电路，其中，第一背侧配线图案和第二背侧配线图案中的每个在第一方向上延伸，并且

18.根据权利要求15所述的集成电路，还包括：第三背侧过孔和第四背侧过孔，在背侧配线层上，

19.根据权利要求15所述的集成电路，其中，第一标准单元和与第一标准单元邻近的另外的标准单元共享第一背侧配线图案或第二背侧配线图案。

20.根据权利要求15至19中的任一项所述的集成电路，其中，第一标准单元不和与第一标准单元邻近的另外的标准单元共享第一背侧配线图案或第二背侧配线图案。

技术总结公开集成电路，所述集成电路包括：多个标准单元，在基底的前表面上；以及背侧配线层，在基底的背表面上，其中，所述多个标准单元包括第一标准单元，第一标准单元包括第一P型晶体管和第一N型晶体管，背侧配线层包括被配置为接收第一电源电压的第一背侧配线图案、被配置为接收第二电源电压的第二背侧配线图案和被配置为接收地电压的第三背侧配线图案，并且第一标准单元至少部分地与第一背侧配线图案、第二背侧配线图案和第三背侧配线图案叠置。技术研发人员：李达熙,全相仲受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/9/12