一种硅集成芯片器件及其制备方法与流程

本发明涉及硅集成芯片器件，具体涉及一种硅集成芯片器件及其制备方法。

背景技术：

1、绝缘栅双极晶体管(igbt)应用通常要搭配续流二极管。igbt和该续流二极管并联使用，或将igbt芯片和续流二极管芯片封装成模块应用。通常续流二极管为快恢复二极管(frd)。由于igbt和frd都有少子存储效应，所以开关工作时有较长的恢复时间，即存在开关时延长的缺陷。而肖特基势垒二极管(sbd)是多子器件，没有少子存储效应，所以开关工作时恢复时间很短，也就是开关时延短，同时具有低正向阻抗。但是sbd由于是金属势垒结其反向阻断能力很低，一般硅基sbd反向耐压能力不足300v，所以很难将其直接应用在igbt中。同时如果直接将igbt、frd与sbd集成在一起，芯片利用率较低。

2、因此，需要一种方案，能将在igbt与frd的集成芯片中引入sbd，有效利用低正向阻抗及开关时延短的优点，同时克服sbd芯片的反向耐压能力较低的缺点，最终实现系统芯片高耐压、低正向阻抗、及开关时延短的性能。

技术实现思路

1、因此，本发明提供一种硅集成芯片器件及其制备方法，以解决igbt与frd的集成芯片芯片面积利用率低、开关时延长，且由于sbd芯片的反向耐压能力较低无法直接应用在igbt中的问题。

2、本发明提供一种硅集成芯片器件，包括：若干集成单元，任一所述集成单元包括：

3、背面电极，所述背面电极为集电区；

4、衬底层，位于所述背面电极一侧的表面，所述衬底层至少包括漂移区；

5、igbt模块区、sbd模块区和frd模块区；

6、其中，所述sbd模块区位于所述igbt模块区和所述frd模块区之间；所述igbt模块区、sbd模块区和frd模块区之间无间隔紧密排布；

7、正面电极，所述正面电极覆盖所述igbt模块区背向所述衬底层一侧表面、所述sbd模块区背向所述衬底层一侧表面和所述frd模块区背向所述衬底层一侧表面，同时作为所述igbt模块、所述sbd模块和所述frd模块的电极。

8、可选的，所述igbt模块区包括位于所述漂移区内的igbt基区和igbt发射区，所述漂移区包围所述igbt基区，所述igbt基区包围所述igbt发射区；

9、所述igbt基区位于所述igbt模块区朝向所述衬底层的一侧；

10、所述igbt基区背向所述衬底层一侧表面接触所述正面电极；所述igbt发射区背向所述衬底层一侧表面接触所述正面电极。

11、可选的，所述igbt模块区还包括：

12、栅氧层，位于所述漂移区背向所述衬底层一侧表面，且部分覆盖所述第一igbt基区背向所述衬底层一侧表面和所述igbt发射区的背向所述衬底层一侧表面；

13、多晶硅栅极层，覆盖所述栅氧层背向所述漂移区一侧表面；

14、钝化层，覆盖所述多晶硅栅极层背向所述栅氧层一侧表面，并延伸包覆所述栅氧层的侧面和所述栅极层的侧面；其中，所述钝化层背向所述多晶硅栅极层一侧表面和所述钝化层的侧面均与所述正面电极接触。

15、可选的，所述igbt发射区为掺杂磷或砷的硅区；

16、所述栅氧层的厚度为10nm-100nm；

17、所述多晶硅栅极层为掺杂磷的多晶硅；

18、所述钝化层为sio2、sin、pia的复合结构。

19、可选的，所述sbd模块区包括位于所述漂移区中交替排列的若干个sbd掺杂区和若干个sbd势垒区；

20、所述若干个sbd势垒区背向所述漂移区一侧表面与所述正面电极接触。

21、可选的，所述sbd势垒区为ti、ni、pt或nipt合金等。

22、可选的，所述frd模块区包括位于所述漂移区中的frd掺杂区；

23、所述frd掺杂区背向所述漂移区一侧表面与所述正面电极接触。

24、可选的，所述衬底层包括扩散层和基础衬底层，或者所述衬底层包括基础衬底层和外延层。

25、可选的，所述正面电极为al、tial、alsi或alsicu等。

26、本发明还提供一种硅集成芯片器件的制造方法，包括以下步骤：提供衬底层，所述衬底层至少包括漂移区；在所述衬底层一侧形成igbt模块区、sbd模块区和frd模块区，所述sbd模块区位于所述igbt模块区和所述frd模块区之间；所述igbt模块区、sbd模块区和frd模块区之间无间隔紧密排布；形成正面电极，所述正面电极覆盖所述igbt模块区背向所述衬底层一侧表面、所述sbd模块区背向所述衬底层一侧表面和所述frd模块区背向所述衬底层一侧表面，同时作为所述igbt模块、所述sbd模块和所述frd模块的电极；形成背面电极，所述背面电极位于所述衬底层背向所述漂移区一侧表面，所述背面电极为集电区。

27、本发明的技术方案，具有如下优点：

28、本发明提供一种硅集成芯片器件，包括：若干集成单元，任一所述集成单元包括：背面电极，所述背面电极为集电区；衬底层，位于所述背面电极一侧的表面，所述衬底层至少包括漂移区；igbt模块区、sbd模块区和frd模块区；其中，所述sbd模块区位于所述igbt模块区和所述frd模块区之间；所述igbt模块区、所述sbd模块区和所述frd模块区之间无间隔紧密排布；正面电极，所述正面电极覆盖所述igbt模块区背向所述衬底层一侧表面、所述sbd模块区背向所述衬底层一侧表面和所述frd模块区背向所述衬底层一侧表面，同时作为所述igbt模块、所述sbd模块和所述frd模块的电极。

29、一方面，本发明提供的硅集成芯片器件将sbd芯片与frd芯片结构进行融合，利用frd芯片反向承压时的耗尽区扩展效应屏蔽sbd芯片所承受的电场，提高了sbd模块的反向耐压能力，缩短了开关工作时恢复时间，进而提升了开关效率，可以确保器件在应用中具有较高的开关速度，较低的导通及开关损耗。另一方面，通过将frd和sbd的单元结构碎片化分布到igbt芯片中，igbt模块区、sbd模块区和frd模块区之间无间隔紧密排布，且共用正面电极、漂移区和背面电极，提高了芯片面积利用率，简化了工艺流程。

30、因此，本发明提供的硅集成芯片器件通过巧妙的设计将igbt芯片、sbd芯片、frd芯片结构碎片化后有机结合在一起，通过引入sbd模块，缩短了器件的开关时延，确保器件在应用中具有较高的开关速度，较低的导通及开关损耗，并在结构尺寸设计上保证反向耐压由igbt、frd的pn结承担，能有效提高器件的反向耐压性能和芯片面积利用率，将frd模块的耐高压性能和sbd模块的低正向阻抗及开关时延短的性能有效结合，使得硅集成芯片器件具有高耐压、低正向阻抗以及开关时延短的性能。

31、本发明提供的硅集成芯片器件制备方法，可制备本发明提供的硅集成芯片器件。一方面，本发明提供的硅集成芯片器件将sbd芯片与frd芯片结构进行融合，利用frd芯片反向承压时的耗尽区扩展效应屏蔽sbd芯片所承受的电场，提高了sbd模块的反向耐压能力，缩短了开关工作时恢复时间，进而提升了开关效率，可以确保器件在应用中具有较高的开关速度，较低的导通及开关损耗。另一方面，通过将frd和sbd的单元结构碎片化分布到igbt芯片中，igbt模块区、sbd模块区和frd模块区之间无间隔紧密排布，且共用正面电极、漂移区和背面电极，提高了芯片面积利用率，简化了工艺流程。因此，本发明提供的硅集成芯片器件通过巧妙的设计将igbt芯片、sbd芯片、frd芯片结构碎片化后有机结合在一起，通过引入sbd模块，缩短了器件的开关时延，确保器件在应用中具有较高的开关速度，较低的导通及开关损耗，并在结构尺寸设计上保证反向耐压由igbt、frd的pn结承担，能有效提高器件的反向耐压性能和芯片面积利用率，将frd模块的耐高压性能和sbd模块的低正向阻抗及开关时延短的性能有效结合，使得硅集成芯片器件具有高耐压、低正向阻抗以及开关时延短的性能。