包括埋入字元线的半导体元件的制作方法

本申请案主张美国第18/196,095号专利申请案的优先权(即优先权日为“2023年5月11日”)，其内容以全文引用的方式并入本文中。本公开内容关于一种半导体元件及其制备方法，特别是关于一种包括埋入字元线的半导体元件。

背景技术：

1、随着电子产业的快速发展，集成电路(ic)已经实现高性能及小型化。集成电路在材料及设计方面的技术进步更持续产生新一代的集成电路，而且每一代都比上一代的电路更小、更复杂。

2、动态随机存取存储器(dram)元件是一种随机存取存储器，它将每一位元数据储存在集成电路内的单独的电容器中。通常情况下，dram以每个存储胞(cell)具有一个电容器与晶体管的方形阵列排列。当前，4f2 dram存储胞的垂直晶体管已被开发，其中f代表光学微影最小特征宽度或关键尺寸(cd)。然而，随着字元线间距的不断缩小，dram制造商在缩小储存存储胞面积的方面存在巨大挑战。

3、上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

1、本公开的一个方面提供一种半导体元件。该半导体元件包括一基底、一第一字元线、一位元线以及一第一电容器。该基底具有一第一表面以及与该第一表面相对的一第二表面。该第一字元线设置于该基底内。该位元线设置于该基底的该第一表面上。该第一电容器设置于该基底的该第二表面上。

2、本公开的另一个方面提供一种半导体元件。该半导体元件包括一基底、一第一字元线、一位元线以及一第一电容器。该基底具有一第一表面以及与该第一表面相对的一第二表面。该第一字元线设置于该基底内。该第一字元线从该基底的该第二表面曝露。该位元线设置于于该基底的该第一表面上。该第一电容器设置于该基底的该第二表面上。

3、本公开的另一个方面提供一种半导体元件的制备方法。该制备方法包括：提供一基底，具有一第一表面以及与该第一表面相对的一第二表面；在该基底内形成一字元线；在该基底的该第一表面上形成一位元线；以及在该基底的该第二表面上形成一第一电容器。

4、本公开的实施例提供一种半导体元件。该半导体元件包括一基底、一字元线、一位元线以及一电容器。该字元线埋于该基底的一沟槽内。该位元线与该电容器设置于该基底的两个相对的侧边。半导体元件的每个单元胞可以包括两个晶体管以及一电容器，这增强了驱动电流。此外，字元线可以作为共同的开关以打开以及/或关闭两个晶体管，这减少了半导体元件的尺寸。与现有的半导体元件相比，本公开的半导体元件具有更好的性能。

5、上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或过程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

技术特征：

1.一种半导体元件，包括：

2.如权利要求1所述的半导体元件，其中该基底定义一开口，并且该第一字元线设置于该开口内。

3.如权利要求2所述的半导体元件，其中该基底在该第一字元线的一第一侧上定义一第一通道，在该第一字元线的一第二侧上定义一第二通道。

4.如权利要求3所述的半导体元件，其中该第一字元线、该基底、以及该位元线共同定义一第一晶体管与一第二晶体管。

5.如权利要求4所述的半导体元件，其中该第一电容器与该第一晶体管以及该第二晶体管电连接。

6.如权利要求2所述的半导体元件，更包括：

7.如权利要求2所述的半导体元件，其中该第一字元线在该开口的一边缘部分有一第一厚度，而在该开口的一中心部分有不同于该第一厚度的一第二厚度。

8.如权利要求7所述的半导体元件，其中该第一厚度大于该第二厚度。

9.如权利要求1所述的半导体元件，其中该第一字元线从该基底的该第二表面曝露。

10.如权利要求2所述的半导体元件，更包括：

11.如权利要求10所述的半导体元件，更包括；

12.如权利要求1所述的半导体元件，其中该基底包括具有一第一导电类型并与该第一表面相邻的一第一掺杂区、具有该第一导电类型并与该第二表面相邻的一第二掺杂区、以及具有一第二导电类型并从该第一表面连续延伸至该第二表面的一第三掺杂区。

13.一种半导体元件，包括：

14.如权利要求13所述的半导体元件，其中该基底定义一开口，在该第一表面与该第二表面之间延伸，并且该第一字元线设置于该开口内。

15.如权利要求14所述的半导体元件，更包括：

16.如权利要求15所述的半导体元件，更包括：

17.如权利要求16所述的半导体元件，其中该第一栅极介电层与该隔离层接触。

18.如权利要求16所述的半导体元件，其中该隔离层从该基底的该第一表面曝露。

19.如权利要求13所述的半导体元件，其中该基底包括具有一第一导电类型的一阱区，以及具有不同于该第一导电类型的一第二导电类型的一掺杂区，并且该掺杂区在该基底的该第一表面与该第二表面之间连续延伸。

20.如权利要求13所述的半导体元件，其中该第一字元线、该基底、以及该位元线共同定义一第一晶体管与一第二晶体管。

技术总结本申请提供一种半导体元件及其制备方法。该半导体元件包括一基底、一第一字元线、一位元线以及一第一电容器。该基底具有一第一表面以及与该第一表面相对的一第二表面。该第一字元线设置于该基底内。该位元线设置于该基底的该第一表面上。该第一电容器设置于该基底的该第二表面上。技术研发人员：丘世仰受保护的技术使用者：南亚科技股份有限公司技术研发日：技术公布日：2024/11/14