半导体器件的制作方法

本发明构思涉及半导体器件及其制造方法，更具体地，涉及一种包括场效应晶体管的半导体器件及其制造方法。

背景技术：

1、半导体器件包括具有金属氧化物半导体场效应晶体管(mosfet)的集成电路。随着半导体器件的尺寸和设计规则逐渐减小，mosfet的尺寸也日益按比例缩小。mosfet的按比例缩小可能使半导体器件的工作特性劣化。因此，已经进行了各种研究，以开发出具有优异性能同时克服半导体器件的高度集成所引起的限制的半导体器件的制造方法。

技术实现思路

1、发明构思的一些实施例提供了一种具有改进的电性质和提高的可靠性的半导体器件。

2、发明构思的一些实施例提供了一种制造具有改进的电性质和提高的可靠性的半导体器件的方法。

3、根据发明构思的一些实施例，一种半导体器件可以包括：衬底，所述衬底包括有源图案；源极/漏极图案，所述源极/漏极图案位于所述有源图案上；有源接触，所述有源接触位于所述源极/漏极图案上；下电力线路，所述下电力线路位于所述衬底中；下接触，所述下接触将所述有源接触垂直地连接到所述下电力线路；导电层，所述导电层位于所述下接触与所述下电力线路之间；以及电力输送网络层，所述电力输送网络层位于所述衬底的底表面上。所述导电层可以包括硅(si)和第一元素。所述第一元素可以包括过渡金属或类金属。所述第一元素的浓度可以在从所述下接触朝向所述下电力线路的方向上降低。

4、根据发明构思的一些实施例，一种半导体器件可以包括：衬底，所述衬底包括有源图案；源极/漏极图案，所述源极/漏极图案位于所述有源图案上；有源接触，所述有源接触位于所述源极/漏极图案上；下电力线路，所述下电力线路位于所述衬底中；下接触，所述下接触将所述有源接触垂直地连接到所述下电力线路；导电层，所述导电层位于所述下接触与所述下电力线路之间；以及电力输送网络层，所述电力输送网络层位于所述衬底的底表面上。所述导电层可以包括硅(si)和第一元素。所述第一元素可以包括过渡金属或类金属。所述下接触的底表面可以被所述导电层覆盖。所述下接触的第一下侧壁可以被所述下电力线路覆盖。

5、根据发明构思的一些实施例，一种半导体器件可以包括：衬底，所述衬底包括有源图案；器件隔离层，所述器件隔离层位于所述衬底上，所述器件隔离层限定所述有源图案；沟道图案和源极/漏极图案，所述沟道图案和所述源极/漏极图案位于所述有源图案上；栅电极，所述栅电极位于所述沟道图案上；栅极电介质层，所述栅极电介质层位于所述栅电极与所述沟道图案之间；栅极间隔物，所述栅极间隔物位于所述栅电极侧壁上；栅极盖图案，所述栅极盖图案位于所述栅电极的顶表面上；层间电介质层，所述层间电介质层位于所述源极/漏极图案和所述栅极盖图案上；有源接触，所述有源接触贯穿所述层间电介质层，所述有源接触电连接到所述源极/漏极图案；金属半导体化合物层，所述金属半导体化合物层位于所述有源接触与所述源极/漏极图案之间；栅极接触，所述栅极接触贯穿所述层间电介质层和所述栅极盖图案，所述栅极接触电连接到所述栅电极；第一金属层，所述第一金属层位于所述层间电介质层上，所述第一金属层包括电连接到所述栅极接触的布线线路；下电力线路，所述下电力线路位于所述衬底中；下接触，所述下接触贯穿所述器件隔离层并且延伸到所述衬底中，所述下接触将所述有源接触垂直地连接到所述下电力线路；以及电力输送网络层，所述电力输送网络层位于所述衬底的底表面上。所述下电力线路可以包括主体部分和连接部分。所述连接部分可以连接到所述下接触。所述连接部分可以围绕所述下接触的第一下侧壁。

技术特征：

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，

3.根据权利要求2所述的半导体器件，其中，所述主体部分为沿一个方向延伸的直线形。

4.根据权利要求2所述的半导体器件，所述半导体器件还包括：

5.根据权利要求2所述的半导体器件，所述半导体器件还包括：

6.根据权利要求1所述的半导体器件，其中，

7.根据权利要求1所述的半导体器件，其中，所述导电层包括金属硅化物层或半导体外延层。

8.根据权利要求1所述的半导体器件，其中，

9.根据权利要求1所述的半导体器件，其中，

10.根据权利要求1所述的半导体器件，其中，所述电力输送网络层被配置为对所述下电力线路施加源极电压或漏极电压。

11.一种半导体器件，所述半导体器件包括：

12.根据权利要求11所述的半导体器件，其中，

13.根据权利要求11所述的半导体器件，所述半导体器件还包括：

14.根据权利要求11所述的半导体器件，其中，所述导电层包括金属硅化物层或半导体外延层。

15.根据权利要求11所述的半导体器件，其中，

16.一种半导体器件，所述半导体器件包括：

17.根据权利要求16所述的半导体器件，其中，所述下接触的所述第一下侧壁的一部分比所述器件隔离层的底表面低。

18.根据权利要求16所述的半导体器件，所述半导体器件还包括：衬里，所述衬里位于所述下接触的侧壁上，其中，

19.根据权利要求16所述的半导体器件，其中，

20.根据权利要求16所述的半导体器件，其中，

技术总结一种半导体器件可以包括：衬底，该衬底包括有源图案；源极/漏极图案，该源极/漏极图案位于有源图案上；有源接触，该有源接触位于源极/漏极图案上；下电力线路，该下电力线路位于衬底中；下接触，该下接触将有源接触垂直地连接到下电力线路；导电层，该导电层位于下接触与下电力线路之间；以及电力输送网络层，该电力输送网络层位于衬底的底表面上。导电层可以包括硅(Si)和第一元素。第一元素可以包括过渡金属或类金属。第一元素的浓度可以在从下接触朝向下电力线路的方向上降低。技术研发人员：任廷爀,金完敦,李贤培,崔孝锡,金成焕,朴俊起受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/29