半导体装置的制作方法

本公开涉及一种半导体装置。

背景技术：

1、诸如绝缘栅极双极性晶体管(insulated gate bipolar transistor，igbt)及mosfet(mos型场效晶体管)等功率半导体装置(功率装置)，广泛地应用于工业用马达或汽车用马达等逆变器电路(inverter circuit)、大容量服务器电源，及不间断电源等半导体开关。前后导电型功率半导体装置中，为了改善以导通特性等为代表的通电性能，会将半导体基板加工减薄。近年来，为了改善成本和特性，通过浮动区域(floating zone，fz)方法制作的晶圆材料，采用减薄至约50μm的超薄晶圆制程来制造半导体装置。然而，晶圆薄化与电极增厚的趋势，会造成晶圆制程中的晶圆翘曲问题。具体而言，在晶圆处理的过程中一旦晶圆边缘接触到非预期的位置，就会产生晶圆缺口或破裂。因此，带来产量低下与制造成本变高的问题。

2、专利文献1(日本特开2011-222898)公开一种防止晶圆翘曲的技术。一旦借由真空镀膜法在半导体晶圆的背面形成背面电极，基于半导体晶圆在背面电极成膜时的温度差所产生的应力，表面侧会变成凸翘曲的状态。接着，对半导体晶圆的背面进行电浆处理，去除半导体晶圆背面的附着物。接着，为了防止电镀处理时的背面电极污染并抑制晶圆翘曲，在半导体晶圆的背面沿着半导体晶圆的翘曲贴上离型胶带。即使贴上离型胶带，半导体晶圆的表面侧仍会维持凸翘曲的状态。接着，通过无电解电镀法在半导体晶圆的表面形成电镀膜。接着，将离型胶带从半导体晶圆剥除。接着，从半导体晶圆分割出半导体芯片。

技术实现思路

1、[发明欲解决之课题]

2、然而，在特许文献1记载的技术中，为了维持稳定质量的成膜条件或胶带黏贴条件等的制造条件的管理很难。并且，为了保护背面电极，对晶圆进行的胶带黏贴与剥除制程使工序数目增加。因此，必需的晶圆处理次数会增加，所引发的晶圆破损机率也会增加。并且，一旦剥除胶带后，背面电极还残留胶带材料的残渣，组装期间的不良率也会增加。因此，很难降低制造成本。

3、本公开为解决上述问题，目的在于提供一种能抑制晶圆翘曲，且借由降低晶圆处理困难性，有助于制作出晶圆厚度更薄的半导体，降低导通电阻，改善散热性的半导体装置。

4、[用以解决课题的手段]

5、本公开的具有超结结构的半导体装置，包含：

6、漏区，以第一导电型的半导体形成；

7、漂移层，以所述第一导电型的半导体形成于所述漏区上；

8、多个沟槽条带，以第二导电型的半导体形成于所述漂移层上，并包括长度方向；

9、在多个所述沟槽条带中，每一所述沟槽条带的长度方向至少设置在两个方向。

10、本公开的一种形态，所述漏区与所述漂移层主要由碳化硅形成。

11、本公开的一种形态，所述半导体装置包含栅电极与栅极绝缘膜，所述栅电极包括栅极焊盘、与所述栅极焊盘直接连接的栅电极布线，以及作为所述多个沟槽条带的多个栅电极沟槽条带，多个所述栅电极沟槽条带与所述栅极焊盘或所述栅电极布线直接连接。

12、本公开的一种形态，在多个所述沟槽条带中，每一所述沟槽条带的长度方向至少设置在三个方向。

13、本公开的一种形态，在多个所述栅电极沟槽条带中，每一所述栅电极沟槽条带的长度方向设置在三个方向。

14、本公开的一种形态，所述半导体装置是四角形，所述栅极焊盘设置在所述半导体装置的任意一边的中央区域。

15、本公开的一种形态，所述半导体装置是四角形，所述栅极焊盘设置在所述半导体装置的任意一角的附近区域。

16、本公开的一种形态，所述漏区与所述漂移层主要由4h碳化硅形成，所述三个方向分别略平行于所述4h碳化硅的六方晶体的(11-20)面、(1-210)面、(-2110)面。

17、本公开的一种形态，所述漏区与所述漂移层主要由4h碳化硅形成，所述三个方向分别略平行于所述4h碳化硅的六方晶体的(1-100)面、(10-10)面、(0-110)面。

18、本公开的一种形态，所述栅电极布线包围所述栅极焊盘与多个所述栅电极沟槽条带。

19、本公开的一种形态，所述三个方向相对于所述半导体装置在单片化前的晶圆的定向平面的夹角分别介于-5度至5度之间、55度至65度之间，及115度至125度之间。

20、本公开的一种形态，所述三个方向相对于所述半导体装置在单片化前的晶圆的定向平面的夹角分别介于25度至35度之间、85度至95度之间，及145度至155度之间。

21、本公开的一种形态，在所述三个方向中的每一个方向上的所述沟槽条带或所述栅电极沟槽条带的总长度相等。

22、本公开的一种形态，所述半导体装置还包含结势垒肖特基二极管区域，所述结势垒肖特基二极管区域包括形成以覆盖所述多个沟槽条带的至少一部分区域的电极。

23、本公开的一种形态，所述半导体装置还包含合并引脚肖特基二极管区域，所述合并引脚肖特基二极管区域包括覆盖一部分所述多个沟槽条带的电极，及连接所述沟槽条带的长度方向的一部分的所述第二导电型的第二半导体区域，所述第二半导体区域的第二导电型浓度比所述沟槽条带的第二导电型的浓度高。

24、发明效果

25、根据本公开，可提供一种能抑制晶圆翘曲，并且能降低晶圆处理的难度、让制作晶圆厚度更薄的半导体变得容易、降低导通电阻与改善散热性的半导体装置。

技术特征：

1.一种半导体装置，其特征在于：所述半导体装置包含：

2.根据权利要求1所述的半导体装置，其特征在于：所述漏区与所述漂移层主要由碳化硅形成。

3.根据权利要求1所述的半导体装置，其特征在于：所述半导体装置包含栅电极与栅极绝缘膜，所述栅电极包括栅极焊盘、与所述栅极焊盘直接连接的栅电极布线，以及作为所述多个沟槽条带的多个栅电极沟槽条带，多个所述栅电极沟槽条带与所述栅极焊盘或所述栅电极布线直接连接。

4.根据权利要求1所述的半导体装置，其特征在于：在多个所述沟槽条带中，每一所述沟槽条带的长度方向至少设置在三个方向。

5.根据权利要求3所述的半导体装置，其特征在于：在多个所述栅电极沟槽条带中，每一所述栅电极沟槽条带的长度方向设置在三个方向。

6.根据权利要求3所述的半导体装置，其特征在于：所述半导体装置是四角形，所述栅极焊盘设置在所述半导体装置的任意一边的中央区域。

7.根据权利要求3所述的半导体装置，其特征在于：所述半导体装置是四角形，所述栅极焊盘设置在所述半导体装置的任意一角的附近区域。

8.根据权利要求4或5所述的半导体装置，其特征在于：所述漏区与所述漂移层主要由4h碳化硅形成，所述三个方向分别略平行于所述4h碳化硅的六方晶体的(11-20)面、(1-210)面、(-2110)面。

9.根据权利要求4或5所述的半导体装置，其特征在于：所述漏区与所述漂移层主要由4h碳化硅形成，所述三个方向分别略平行于所述4h碳化硅的六方晶体的(1-100)面、(10-10)面、(0-110)面。

10.根据权利要求3所述的半导体装置，其特征在于：所述栅电极布线包围所述栅极焊盘与多个所述栅电极沟槽条带。

11.根据权利要求4或5所述的半导体装置，其特征在于：所述三个方向相对于所述半导体装置在单片化前的晶圆的定向平面的夹角分别介于-5度至5度之间、55度至65度之间，及115度至125度之间。

12.根据权利要求4或5所述的半导体装置，其特征在于：所述三个方向相对于所述半导体装置在单片化前的晶圆的定向平面的夹角分别介于25度至35度之间、85度至95度之间，及145度至155度之间。

13.根据权利要求4所述的半导体装置，其特征在于：在所述三个方向中的每一个方向上的所述沟槽条带的总长度相等。

14.根据权利要求5所述的半导体装置，其特征在于：在所述三个方向中的每一个方向上的所述栅电极沟槽条带的总长度相等。

15.根据权利要求1所述的半导体装置，其特征在于：所述半导体装置还包含结势垒肖特基二极管区域，所述结势垒肖特基二极管区域包括形成以覆盖所述多个沟槽条带的至少一部分区域的电极。

16.根据权利要求1所述的半导体装置，其特征在于：所述半导体装置还包含合并引脚肖特基二极管区域，所述合并引脚肖特基二极管区域包括覆盖一部分所述多个沟槽条带的电极，及连接所述沟槽条带的长度方向的一部分的所述第二导电型的第二半导体区域，所述第二半导体区域的第二导电型浓度比所述沟槽条带的第二导电型的浓度高。

技术总结一种半导体装置，包含：漏区，以第一导电型的半导体形成；漂移层，以所述第一导电型的半导体形成于所述漏区上；多个沟槽条带，以第二导电型半导体形成于所述漂移层上，并包括长度方向；在多个所述沟槽条带中，每一所述沟槽条带的长度方向至少设置在两个方向。借此，可提供一种能抑制晶圆翘曲，并且能降低晶圆处理的难度、让制作晶圆厚度更薄的半导体变得容易、降低导通电阻与改善散热性的半导体装置。技术研发人员：绫淳,中村浩,塩井伸一受保护的技术使用者：三安日本科技株式会社技术研发日：技术公布日：2024/7/29