半导体结构及芯片的制作方法

本申请涉及半导体，特别涉及一种半导体结构及芯片。

背景技术：

1、半导体晶圆是半导体领域应用较多的半导体结构。一些半导体晶圆包括硅膜层、位于硅膜层一侧的电路层及位于硅膜层背离电路层一侧的金属层，金属层与电路层电连接。为减小金属层的阻抗，一般金属层中包括厚度较大的银膜层。

2、在采用刀片对半导体晶圆进行切割的过程中，由于银膜层的延展性较好，切割得到的芯片的边缘特别是相邻两个侧面的夹角处会产生超出长度规格的银拉丝。在采用芯片制造半导体产品的过程中，超出长度规格的银拉丝容易发生脱落，并且其在脱落过程中可能导致其他金属膜层产生的拉丝一起脱落，进而会导致半导体产品出现短路的情况。

技术实现思路

1、本申请实施例提供了一种半导体结构及芯片。

2、本申请实施例的第一方面提供了一种半导体结构。所述半导体结构包括：

3、基底层；

4、位于所述基底层一侧的电路层；

5、位于所述基底层背离所述电路层一侧的金属膜层；所述金属膜层包括至少两个第一金属层及位于相邻两个所述第一金属层之间的第二金属层，所述第一金属层的延展性大于所述第二金属层的延展性；所述金属膜层包括切割区，所述第二金属层至少位于所述切割区。

6、在一个实施例中，所述第一金属层在所述基底层朝向所述金属膜层的表面所在平面上的正投影与所述第二金属层在所述平面上的正投影重合。

7、在一个实施例中，所述第二金属层设有镂空部，所述第二金属层在所述基底层朝向所述金属膜层的表面所在平面上的正投影覆盖所述切割区在所述平面上的正投影，相邻两个所述第一金属层通过所述镂空部接触。

8、在一个实施例中，所述第二金属层的材料的电阻率大于所述第一金属层的材料的电阻率，所述第二金属层的厚度小于所述第一金属层的厚度。

9、在一个实施例中，所述第二金属层的厚度范围为0.1μm～1μm。

10、在一个实施例中，所述第一金属层的厚度范围为4μm～5μm。

11、在一个实施例中，所述第一金属层的材料包括银、铜及铝中的至少一种；所述第二金属层的材料包括镍、铝及锡中的至少一种。

12、在一个实施例中，所述半导体结构还包括位于所述基底层与所述金属膜层之间的粘结层，所述粘结层的材料为导电材料；所述粘结层与所述基底层之间的粘附力大于所述基底层与所述金属膜层之间的粘附力，且所述粘结层与所述金属膜层之间的粘附力大于所述基底层与所述金属膜层之间的粘附力。

13、在一个实施例中，所述半导体结构还包括位于所述金属膜层背离所述电路层一侧的防氧化层，所述防氧化层的材料为导电材料。

14、本申请实施例的第二方面提供了一种芯片，所述芯片包括：

15、基底层；

16、位于所述基底层一侧的电路层；

17、位于所述基底层背离所述电路层一侧的金属膜层；所述金属膜层包括至少两个第一金属层及位于相邻两个所述第一金属层之间的第二金属层，所述第一金属层的延展性大于所述第二金属层的延展性；所述第二金属层在所述基底层朝向所述金属膜层的表面所在平面上的正投影至少覆盖所述第一金属层在所述平面上的正投影的边缘区域。

18、本申请实施例提供的半导体结构及芯片，在半导体结构中，通过在相邻两个第一金属层之间设置至少位于切割区的第二金属层，且第一金属层的延展性大于第二金属层的延展性，相对于不设第二金属层的方案来说，可减少单个第一金属层的厚度，可避免第一金属层的厚度较大，而导致采用刀片切割半导体结构得到的结构的边缘特别是相邻两个侧面的夹角处第一金属层产生超出长度规格的金属拉丝，进而在采用切割得到的结构制备半导体产品时第一金属层的拉丝脱落而导致半导体产品出现短路的情况，有助于提升采用切割得到的结构制备的半导体产品的良率。

技术特征：

1.一种半导体结构，其特征在于，所述半导体结构包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述第一金属层在所述基底层朝向所述金属膜层的表面所在平面上的正投影与所述第二金属层在所述平面上的正投影重合。

3.根据权利要求1所述的半导体结构，其特征在于，所述第二金属层设有镂空部，所述第二金属层在所述基底层朝向所述金属膜层的表面所在平面上的正投影覆盖所述切割区在所述平面上的正投影，相邻两个所述第一金属层通过所述镂空部接触。

4.根据权利要求1所述的半导体结构，其特征在于，所述第二金属层的材料的电阻率大于所述第一金属层的材料的电阻率，所述第二金属层的厚度小于所述第一金属层的厚度。

5.根据权利要求4所述的半导体结构，其特征在于，所述第二金属层的厚度范围为0.1μm～1μm。

6.根据权利要求1所述的半导体结构，其特征在于，所述第一金属层的厚度范围为4μm～5μm。

7.根据权利要求1所述的半导体结构，其特征在于，所述第一金属层的材料包括银、铜及铝中的至少一种；所述第二金属层的材料包括镍、铝及锡中的至少一种。

8.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括位于所述基底层与所述金属膜层之间的粘结层，所述粘结层的材料为导电材料；所述粘结层与所述基底层之间的粘附力大于所述基底层与所述金属膜层之间的粘附力，且所述粘结层与所述金属膜层之间的粘附力大于所述基底层与所述金属膜层之间的粘附力。

9.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括位于所述金属膜层背离所述电路层一侧的防氧化层，所述防氧化层的材料为导电材料。

10.一种芯片，其特征在于，所述芯片包括：

技术总结本申请提供一种半导体结构及芯片。半导体结构包括基底层、位于基底层一侧的电路层及位于基底层背离电路层一侧的金属膜层。所述金属膜层包括至少两个第一金属层及位于相邻两个所述第一金属层之间的第二金属层，所述第一金属层的延展性大于所述第二金属层的延展性。所述金属膜层包括切割区，所述第二金属层至少位于所述切割区。所述芯片包括基底层、位于基底层一侧的电路层及于基底层背离电路层一侧的金属膜层。金属膜层包括至少两个第一金属层及位于相邻两个第一金属层之间的第二金属层，第一金属层的延展性大于第二金属层的延展性；第二金属层在基底层朝向金属膜层的表面所在平面上的正投影至少覆盖第一金属层在所述平面上的正投影的边缘区域。技术研发人员：张小东,范星,王冬,任傲傲受保护的技术使用者：华润润安科技（重庆）有限公司技术研发日：技术公布日：2024/7/29