半导体存储装置的制作方法

本发明的实施方式涉及一种半导体存储装置。

背景技术：

1、作为半导体存储装置，已知有一种nand(not and：与非)型闪存。

技术实现思路

1、本发明的一实施方式中，提供一种能抑制芯片面积增加的半导体存储装置。

2、实施方式的半导体存储装置包含：非易失性存储单元；第1电路，包含第1锁存电路，基于第1时钟信号接收输入信号的第1位数据，将基于第1位数据与参考电压的比较结果的第1数据存储在第1锁存电路，基于第1数据输出第1信号；及第2电路，包含第2锁存电路，基于使第1时钟信号反转的第2时钟信号接收输入信号的第2位数据，将基于第2位数据与参考电压的比较结果的第2数据存储在第2锁存电路，基于第2数据输出第2信号。第1电路接收第2数据及第2信号，基于第2数据将第1位数据与参考电压进行比较，基于第2信号将第1锁存电路设为复位状态。第2电路接收第1数据及第1信号，基于第1数据将第2位数据与参考电压进行比较，基于第1信号将第2锁存电路设为复位状态。

技术特征：

1.一种半导体存储装置，具备：

2.根据权利要求1所述的半导体存储装置，其中

3.根据权利要求1所述的半导体存储装置，其中

4.一种半导体存储装置，具备：

5.根据权利要求4所述的半导体存储装置，其中

6.根据权利要求4所述的半导体存储装置，其中

7.一种半导体存储装置，具备：

8.根据权利要求7所述的半导体存储装置，其中

9.根据权利要求7所述的半导体存储装置，其中

技术总结本发明提供一种能抑制芯片面积增加的半导体存储装置。根据实施方式，半导体存储装置包含：存储单元(MC)；第1电路(60e)，将基于信号(DQ)的第1位数据(V0)与电压(VREF)的比较结果的第1数据(DOPe)存储在第1锁存电路，基于第1数据输出第1信号(DRe)；及第2电路(60o)，将基于第2位数据V1与参考电压的比较结果的第2数据(DOPo)存储在第2锁存电路，基于第2数据输出第2信号(DRo)。第1电路基于第2数据将第1位数据与参考电压进行比较，基于第2信号将第1锁存电路设为复位状态。第2电路基于第1数据将第2位数据与参考电压进行比较，基于第1信号将第2锁存电路设为复位状态。技术研发人员：松野隼也,平嶋康伯,小内俊之受保护的技术使用者：铠侠股份有限公司技术研发日：技术公布日：2024/1/15