放大电路及存储器的制作方法

本公开涉及半导体电路设计领域，特别涉及一种放大电路及存储器。

背景技术：

1、动态随机存取存储存储器(dynamic random access memory，dram)通过单元电容中的电荷来存储数据，单元电容耦合位线和互补位线，在dram中，当执行读写操作或刷新操作时，放大电路需要读出并放大位线和互补位线之间的电压差。

2、在传统dram电路结构中，感测放大电路(sensing amplification，sa)用于放大位线和互补位线之间的电压差，其中，感测放大电路由两个pmos晶体管和两个nmos晶体管组成。

3、随着dram工艺尺寸的不断缩小，传统感测放大电路结构的功耗会变大，传统感测放大电路结构越来越难以满足市场对于dram高效能要求；因此，有必要从改变感测放大电路结构的角度去改善感测放大电路的性能。

技术实现思路

1、本公开实施例提供一种放大电路及存储器，通过一种新的感测放大电路结构，以提高感测放大电路放大位线和互补位线之间的电压差的效率。

2、本公开实施例提供了一种放大电路，与位线和互补位线耦合，包括：上拉模块，输入端耦合第一节点，一输出端耦合位线，另一输出端耦合互补位线，第一节点用于接收电位上拉所需的高电平；上拉控制模块，输入端用于接收第一控制信号，输出端耦合上拉模块；上拉控制模块被配置为，基于第一控制信号，驱动上拉模块上拉位线或互补位线的电位；下拉模块，输入端耦合第二节点，一输出端耦合位线，另一输出端耦合互补位线，第二节点用于接收电位下拉所需的低电平；下拉控制模块，输入端用于接收第二控制信号，输出端耦合下拉模块；下拉控制模块被配置为，基于第二控制信号，驱动下拉模块下拉位线或互补位线的电位；其中，第一控制信号和第二控制信号的其中一者由位线提供，另一者由互补位线提供。

3、另外，上拉模块包括：第一p型晶体管和第二p型晶体管；下拉模块包括：第一n型晶体管和第二n型晶体管；第一p型晶体管的漏极耦合位线，源极耦合第一节点，栅极连接上拉控制模块；第二p型晶体管的漏极耦合互补位线，源极耦合第一节点，栅极连接上拉控制模块；第一n型晶体管的漏极耦合位线，源极耦合第二节点，栅极连接下拉控制模块；第二n型晶体管的漏极耦合互补位线，源极耦合第二节点，栅极连接下拉控制模块。

4、另外，第一p型晶体管和第二p型晶体管为隧穿场效应晶体管；另外，第一n型晶体管和第二n型晶体管为隧穿场效应晶体管；通过tfet低工作电压、低亚阈值摆幅、高开关电流比等优点以降低感测放大电路的功耗。

5、另外，上拉控制模块包括：第一上拉反相器和第二上拉反相器；下拉控制模块包括：第一下拉反相器和第二下拉反相器；第一上拉反相器的输入端连接第一p型晶体管的栅极，输出端连接第二p型晶体管的栅极；第二上拉反相器的输入端连接位线，输出端连接第一上拉反相器的输入端；第一下拉反相器的输入端连接第二n型晶体管的栅极，输出端连接第一n型晶体管的栅极；第二下拉反相器的输入端连接互补位线，输出端连接第一上拉反相器的输入端。

6、另外，上拉控制模块包括：上拉反相器；下拉控制模块包括：下拉反相器；上拉反相器的输入端和第二p型晶体管的栅极连接互补位线，上拉反相器的输出端连接第一p型晶体管的栅极；下拉反相器的输入端和第一n型晶体管的栅极连接位线，下拉反相器的输出端连接第二n型晶体管的栅极。

7、另外，放大电路还包括：第一开关晶体管，漏极耦合第一节点，源极用于接收高电平，栅极用于接收第一开关信号，被配置为基于第一开关信号向第一节点提供高电平；第二开关晶体管，漏极耦合第二节点，源极用于接收低电平，栅极用于接收第二开关信号，被配置为基于第二开关信号向第二节点提供低电平。

8、另外，第一开关晶体管和第二开关晶体管为隧穿场效应晶体管；通过tfet晶体管作为开关接收感测放大电路电位上拉所需的高电平和电位下拉所需的低电平，以tfet晶体管低工作电压和高开关电流比的优点以降低感测放大电路的功耗。

9、另外，放大电路还包括：第一调节电路，一端耦合位线，另一端耦合互补位线，第一调节电路被配置为，基于互补位线的电位，反相调节位线的电位；第二调节电路，一端耦合位线，另一端耦合互补位线，第二调节电路被配置为，基于位线的电位，反相调节互补位线的电位，通过增加交叉耦合的电路加速感测放大电路的放大速度。

10、另外，第一调节电路包括：第一调节p型晶体管，第一调节p型晶体管的源极用于接收高电平，漏极耦合位线，栅极耦合互补位线；第二调节电路包括：第二调节p型晶体管，第二调节p型晶体管的源极用于接收高电平，漏极耦合互补位线，栅极耦合位线。

11、另外，第一调节电路包括：第一调节n型晶体管，第一调节n型晶体管的源极用于接收低电平，漏极耦合位线，栅极耦合互补位线；第二调节电路包括：第二调节n型晶体管，第二调节n型晶体管的源极用于接收低电平，漏极耦合互补位线，栅极耦合位线。

12、另外，第一调节电路，耦合位线，第一调节电路被配置为，基于位线的电位，同相调节位线的电位；第二调节电路，耦合互补位线，第二调节电路被配置为，基于互补位线的电位，同相调节互补位线的电位通过增加同相耦合的电路加速感测放大电路的放大速度，通过增加同相耦合的电路加速感测放大电路的放大速度。

13、另外，第一调节电路包括：第一调节p型晶体管和第一反相器；第一调节p型晶体管的源极用于接收高电平，漏极耦合位线；第一反相器，输入端耦合位线，输出端耦合第一调节p型晶体管的栅极；第二调节电路包括:第二调节p型晶体管和第二反相器；第一调节p型晶体管的源极用于接收高电平，漏极耦合互补位线；第二反相器，输入端耦合互补位线，输出端耦合第二调节p型晶体管的栅极。

14、另外，第一调节电路包括：第一调节n型晶体管和第一反相器；第一调节n型晶体管的源极用于接收低电平，漏极耦合位线；第一反相器，输入端耦合位线，输出端耦合第一调节n型晶体管的栅极；第二调节电路包括：第二调节n型晶体管和第二反相器；第一调节n型晶体管的源极用于接收低电平，漏极耦合互补位线；第二反相器，输入端耦合互补位线，输出端耦合第二调节n型晶体管的栅极。

15、另外，第一调节p型晶体管和第二调节p型晶体管为隧穿场效应晶体管；另外，第一调节n型晶体管和第二调节n型晶体管为隧穿场效应晶体管；以tfet晶体管低工作电压和高开关电流比的优点以降低第一调节电路和第二调节电路的功耗。

16、本公开实施例还提供了一种存储器，包括上述实施例提供的放大电路，以提高感测放大电路放大位线和互补位线之间的电压差的效率。

技术特征：

1.一种放大电路，与位线和互补位线耦合，其特征在于，包括：

2.根据权利要求1所述的放大电路，其特征在于，包括：

3.根据权利要求2所述的放大电路，其特征在于，所述第一p型晶体管和所述第二p型晶体管为隧穿场效应晶体管。

4.根据权利要求2或3所述的放大电路，其特征在于，所述第一n型晶体管和所述第二n型晶体管为隧穿场效应晶体管。

5.根据权利要求2所述的放大电路，其特征在于，包括：

6.根据权利要求2所述的放大电路，其特征在于，包括：

7.根据权利要求1所述的放大电路，其特征在于，还包括：

8.根据权利要求7所述的放大电路，其特征在于，所述第一开关晶体管和所述第二开关晶体管为隧穿场效应晶体管。

9.根据权利要求1所述的放大电路，其特征在于，还包括：

10.根据权利要求9所述的放大电路，其特征在于，包括：

11.根据权利要求9所述的放大电路，其特征在于，包括：

12.根据权利要求1所述的放大电路，其特征在于，还包括：

13.根据权利要求12所述的放大电路，其特征在于，包括：

14.根据权利要求12所述的放大电路，其特征在于，包括：

15.根据权利要求10或13所述的放大电路，其特征在于，所述第一调节p型晶体管和所述第二调节p型晶体管为隧穿场效应晶体管。

16.根据权利要求11或14所述的放大电路，其特征在于，所述第一调节n型晶体管和所述第二调节n型晶体管为隧穿场效应晶体管。

17.一种存储器，其特征在于，包括权利要求1～16任一项所述的放大电路。

技术总结本公开实施例涉及半导体电路设计领域，特别涉及一种放大电路及存储器，包括：上拉模块，输入端耦合第一节点，一输出端耦合位线，另一输出端耦合互补位线；上拉控制模块，输入端用于接收第一控制信号，输出端耦合上拉模块，被配置为基于第一控制信号，驱动上拉模块上拉位线或互补位线的电位；下拉模块，输入端耦合第二节点，一输出端耦合位线，另一输出端耦合互补位线；下拉控制模块，输入端用于接收第二控制信号，输出端耦合下拉模块，被配置为基于第二控制信号，驱动下拉模块下拉位线或互补位线的电位；本公开实施例通过一种新的感测放大电路结构，以提高感测放大电路放大位线和互补位线之间的电压差的效率。技术研发人员：刘东受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/1/16