存储器器件和在其编程操作暂停期间的读取操作的制作方法

本公开涉及存储器器件及其操作方法。闪存存储器是一种可以被电擦除和重新编程的低成本、高密度、非易失性的固态存储介质。闪存存储器包括nor闪存存储器和nand闪存存储器。闪存存储器可以执行各种操作(例如，读取、编程(写入)和擦除)，以将每个存储器单元的阈值电压改变为期望电平。对于nand闪存存储器，可以在块级执行擦除操作，并且可以在页级执行编程操作或读取操作。

背景技术：

技术实现思路

1、在一个方面中，一种存储器器件包括存储器单元阵列和耦合到存储器单元阵列的外围电路。存储器单元阵列包括第一存储器单元和第二存储器单元。外围电路包括页缓冲器和控制逻辑。页缓冲器至少包括分别耦合到第一存储器单元和第二存储器单元的页缓冲器电路。页缓冲器电路包括感测存储单元和高速缓存存储单元。控制逻辑耦合到页缓冲器并且被配置为：响应于接收到指示对第二存储器单元执行读取操作的暂停命令，而暂停对第一存储器单元的编程操作；控制页缓冲器电路以存储与编程操作的暂停相关联的暂停的编程信息；控制页缓冲器电路以通过将来自暂停的编程信息的一条编程信息存储在存储器控制器中来将感测存储单元和高速缓存存储单元从被编程操作的暂停的占用中释放出来；以及使用感测存储单元和高速缓存存储单元发起对第二存储器单元的读取操作。

2、在另一方面中，一种系统包括：存储器器件，其被配置为存储数据；以及耦合到存储器器件的存储器控制器。存储器器件包括存储器单元阵列和耦合到存储器单元阵列的外围电路。存储器单元阵列包括第一存储器单元和第二存储器单元。外围电路包括页缓冲器和耦合到页缓冲器的控制逻辑。页缓冲器至少包括分别耦合到第一存储器单元和第二存储器单元的页缓冲器电路。页缓冲器电路包括感测存储单元和高速缓存存储单元。控制逻辑被配置为：响应于接收到指示对第二存储器单元执行读取操作的暂停命令，暂停对第一存储器单元的编程操作；控制页缓冲器电路以存储与编程操作的暂停相关联的暂停的编程信息；以及控制页缓冲器电路以将感测存储单元和高速缓存存储单元从被编程操作的暂停的占用中释放出来用于对第二存储器单元的读取操作。存储器控制器被配置为存储来自暂停的编程信息的一条编程信息，使得感测存储单元和高速缓存存储单元从被编程操作的暂停的占用中释放出来。

3、在又一方面中，提供了一种用于操作包括存储器单元阵列的存储器器件的方法。存储器单元阵列包括耦合到页缓冲器中的页缓冲器电路的第一存储器单元和第二存储器单元。页缓冲器电路包括感测存储单元和高速缓存存储单元。响应于接收到指示对第二存储器单元执行读取操作的暂停命令，而暂停对第一存储器单元的编程操作。控制页缓冲器电路以存储与编程操作的暂停相关联的暂停的编程信息。控制页缓冲器电路以通过将来自暂停的编程信息的一条编程信息存储在存储器控制器中来将感测存储单元和高速缓存存储单元从被编程操作的暂停的占用中释放出来。使用感测存储单元和高速缓存存储单元发起对第二存储器单元的读取操作。

技术特征：

1.一种存储器器件，包括：

2.根据权利要求1所述的存储器器件，其中，所述控制逻辑还被配置为：

3.根据权利要求2所述的存储器器件，其中：

4.根据权利要求3所述的存储器器件，其中：

5.根据权利要求4所述的存储器器件，其中，为了控制所述页缓冲器电路以通过将所述一条编程信息存储在所述存储器控制器中，来将所述感测存储单元和所述高速缓存存储单元从被所述编程操作的所述暂停的占用中释放出来，所述控制逻辑被配置为：

6.根据权利要求4所述的存储器器件，其中，为了控制所述页缓冲器电路以通过所述将一条编程信息存储在所述存储器控制器中，来将所述感测存储单元和所述高速缓存存储单元从被所述编程操作的所述暂停的占用中释放出来，所述控制逻辑被配置为：

7.根据权利要求5或6所述的存储器器件，其中：

8.根据权利要求5或6所述的存储器器件，其中：

9.根据权利要求4-8中任一项所述的存储器器件，其中，为了响应于所述读取操作的所述完成来控制所述页缓冲器电路以恢复所述暂停的编程信息，所述控制逻辑被配置为：

10.根据权利要求1-9中任一项所述的存储器器件，其中：

11.根据权利要求1-10中任一项所述的存储器器件，其中，所述第一存储器单元和所述第二存储器单元在三维(3d)nand存储器串中。

12.一种存储器系统，包括：

13.根据权利要求12所述的存储器系统，其中，响应于所述读取操作的完成：

14.根据权利要求13所述的存储器系统，其中：

15.根据权利要求14所述的存储器系统，其中：

16.根据权利要求15所述的存储器系统，其中，为了控制所述页缓冲器电路以将所述感测存储单元和所述高速缓存存储单元从被所述编程操作的所述暂停的占用中释放出来以用于对所述第二存储器单元的所述读取操作，所述控制逻辑被配置为：

17.根据权利要求16所述的存储器系统，其中，所述控制逻辑还被配置为使用所述感测存储单元和所述高速缓存存储单元发起对所述第二存储器单元的所述读取操作。

18.根据权利要求16或17所述的存储器系统，其中，为了控制所述页缓冲器电路以通过将所述一条编程信息存储在所述存储器控制器中，来将所述感测存储单元和所述高速缓存存储单元从被所述编程操作的所述暂停的占用中释放出来，所述控制逻辑被配置为：

19.根据权利要求16-17中任一项所述的存储器系统，其中，所述存储器控制器被配置为在所述编程操作的所述暂停之前预先存储所述一条编程信息。

20.根据权利要求19所述的存储器系统，其中，为了控制所述页缓冲器电路以通过所述将一条编程信息存储在所述存储器控制器中，来将所述感测存储单元和所述高速缓存存储单元从被所述编程操作的所述暂停的占用中释放出来，所述控制逻辑被配置为：

21.根据权利要求18或20所述的存储器系统，其中：

22.根据权利要求18或20所述的存储器系统，其中：

23.根据权利要求15-22中任一项所述的存储器系统，其中，为了控制所述页缓冲器电路以恢复所述暂停的编程信息，所述控制逻辑被配置为：

24.根据权利要求16-23中任一项所述的存储器系统，其中：

25.根据权利要求12-24中任一项所述的存储器系统，其中，所述第一存储器单元和所述第二存储器单元在三维(3d)nand存储器串中。

26.一种用于操作包括存储器单元阵列的存储器器件的方法，所述存储器单元阵列包括耦合到页缓冲器中的页缓冲器电路的第一存储器单元和第二存储器单元，所述页缓冲器电路包括感测存储单元和高速缓存存储单元，所述方法包括：

27.根据权利要求26所述的方法，还包括：

28.根据权利要求27所述的方法，其中：

29.根据权利要求28所述的方法，其中：

30.根据权利要求29所述的方法，其中，控制所述页缓冲器电路以通过将所述一条编程信息存储在所述存储器控制器中来将所述感测存储单元和所述高速缓存存储单元从被所述编程操作的所述暂停的占用中释放出来包括：

31.根据权利要求29所述的方法，其中，控制所述页缓冲器电路以通过将所述一条编程信息存储在所述存储器控制器中来将所述感测存储单元和所述高速缓存存储单元从被所述编程操作的所述暂停的占用中释放出来包括：

32.根据权利要求30或31所述的方法，其中：

33.根据权利要求30或31所述的方法，其中：

34.根据权利要求29-33中任一项所述的方法，其中，响应于所述读取操作的所述完成，来控制所述页缓冲器电路以恢复所述暂停的编程信息包括：

35.根据权利要求26-34中任一项所述的方法，其中，发起对所述第二存储器单元的所述读取操作包括：

技术总结在某些方面中，一种存储器器件包括：存储器单元阵列，包括第一存储器单元和第二存储器单元；以及外围电路。外围电路包括页缓冲器电路和控制逻辑。控制逻辑被配置为：响应于接收到暂停命令而暂停对第一存储器单元的编程操作；控制页缓冲器电路以存储与编程操作的暂停相关联的暂停的编程信息；控制页缓冲器电路以通过将来自暂停的编程信息的一条编程信息存储在存储器控制器中来将页缓冲器电路的感测存储单元和高速缓存存储单元从被编程操作的暂停的占用中释放出来；以及使用感测存储单元和高速缓存存储单元发起对第二存储器单元的读取操作。技术研发人员：邓佳梁受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/3/4