用于存储器装置的电源切换电路的制作方法

以下描述涉及用于存储器装置的电源切换电路，该电源切换电路切换对非易失性存储器(例如，一次性可编程(otp)存储器)的存储器单元中的数据进行编程所需的电压。

背景技术：

1、当对otp存储器的存储器单元的数据进行编程时，需要预定电平的电源电压。传统上，作为这样的电源电压，仅使用外部电源，并且由于仅使用一个电源电压，因此通过将电源电压按原样连接至otp存储器来构造电路。因此，不需要控制电源电压。

2、另一方面，存在这样的需求：除了使用外部电源之外，尽可能利用内部产生的内部电源来对otp存储器进行编程。目前，使用内部电源并不意味着从不考虑外部电源，因为可能必须选择外部电源和内部电源之一。因此，在具有两个电源电压的电路中可能需要诸如mosfet的多个切换器以及用于控制切换器的多个电平移位器(ls)。

3、通常，切换多个电源电压的电路以及其中多个电平移位器电路控制pmos和nmos晶体管的电路配置可以稳定地提供输出电压而没有漏电流。然而，在这种配置中，仅一个电源电压被施加至电平移位器电路。因此，仅当适当的电源电压被施加至电平移位器电路时，电平移位器电压才能被正常控制，而当没有提供适当的电源电压时，电平移位器电路不能被正常控制。

技术实现思路

1、提供本技术实现要素：来以简化形式介绍下面在具体实施方式中进一步描述的一些构思。本发明内容不旨在识别所要求保护的主题的关键特征或者必要特征，也不旨在用作帮助确定所要求保护的主题的范围。

2、在一个总的方面，用于存储器装置的电源切换电路包括：第一电源电压端子和第二电源电压端子；与第一电源电压端子串联连接的第一金属氧化物半导体场效应晶体管(mosfet)和第二mosfet；连接至第一mosfet并且被提供第一电源电压的第一电平移位器；连接至第二mosfet并且被提供第二电源电压的第二电平移位器；连接至第二mosfet的第三mosfet；连接至第三mosfet并且被提供第三电源电压的第三电平移位器；与第二电源电压端子串联连接的第四mosfet和第五mosfet；连接至第四mosfet并且被提供第二电源电压的第四电平移位器；连接至第五mosfet并且被提供第一电源电压的第五电平移位器；连接至第五mosfet的第六mosfet；以及连接至第六mosfet并且被提供第三电源电压的第六电平移位器。可以使用第一电源电压或第二电源电压对连接至第二mosfet和第五mosfet的非易失性存储器的存储器单元进行编程。

3、当第一电源电压被提供为用于非易失性存储器的编程电压时，第二mosfet的栅极端子可以通过使用第三电源电压的第三电平移位器变为接地电压电平，并且第一电源电压可以通过处于导通状态的第一mosfet和第二mosfet输出至非易失性存储器。

4、第二电源电压端子可以被提供接地电压或预定电压，或者处于浮置状态，并且第五mosfet可以关断。

5、施加至第一电平移位器至第三电平移位器的第一控制信号可以处于高电平状态，并且施加至第四电平移位器至第六电平移位器的第二控制信号可以处于低电平状态。

6、当第二电源电压被提供为用于非易失性存储器的编程电压时，第五mosfet的栅极端子可以通过使用第三电源电压的第六电平移位器变为接地电压电平，并且第二电源电压可以通过处于导通状态的第四mosfet和第五mosfet输出至非易失性存储器。

7、第一电源电压端子可以被提供接地电压或预定电压，或者处于浮置状态，并且第二mosfet可以关断。

8、施加至第一电平移位器至第三电平移位器的第一控制信号可以处于低电平状态，并且施加至第四电平移位器至第六电平移位器的第二控制信号可以处于高电平状态。

9、第一mosfet、第二mosfet、第四mosfet和第五mosfet可以是p沟道金属氧化物半导体(pmos)，并且第三mosfet和第六mosfet可以是n沟道金属氧化物半导体(nmos)。

10、第一mosfet的漏极端子和第二mosfet的漏极端子可以彼此连接。第四mosfet的漏极端子和第五mosfet的漏极端子可以彼此连接。

11、第三mosfet的漏极端子可以连接至第二mosfet的栅极端子。第六mosfet的漏极端子可以连接至第五mosfet的栅极端子。

12、第一mosfet至第六mosfet的体端子可以连接至它们相应的源极端子。

13、第一电源电压至第三电源电压的电压电平可以彼此不同。

14、在另一总的方面，用于存储器装置的电源切换电路包括：用于提供第一电源电压的第一电源电压端子；用于提供第二电源电压的第二电源电压端子；与第一电源电压端子串联连接的第一金属氧化物半导体场效应晶体管(mosfet)和第二mosfet；连接至第一mosfet并且被提供第一电源电压的第一电平移位器；连接至第二mosfet并且被提供第二电源电压的第二电平移位器；连接至第二mosfet的第三mosfet；以及连接至第三mosfet并且被提供第三电源电压的第三电平移位器。可以使用第一电源电压或第二电源电压对非易失性存储器的存储器单元进行编程。

15、当第一电源电压被提供为用于非易失性存储器的编程电压时，第二mosfet的栅极端子可以通过使用第三电源电压的第三电平移位器变为接地电压电平，并且第一电源电压可以通过处于导通状态的第一mosfet和第二mosfet输出至非易失性存储器。

16、第二电源电压端子可以处于浮置状态。

17、施加至第一电平移位器至第三电平移位器的第一控制信号可以处于高电平状态。

18、当第二电源电压被提供为用于非易失性存储器的编程电压时，第一电源电压端子可以被提供接地电压或预定电压，或者处于浮置状态，并且第二mosfet可以关断。

19、施加至第一电平移位器至第三电平移位器的第一控制信号可以处于低电平状态。

20、第一mosfet和第二mosfet可以是p沟道金属氧化物半导体(pmos)，并且第三mosfet可以是n沟道金属氧化物半导体(nmos)。

21、第一mosfet的漏极端子和第二mosfet的漏极端子可以彼此连接。第三mosfet的漏极端子可以连接至第二mosfet的栅极端子。

22、第一mosfet至第三mosfet的体端子可以连接至它们相应的源极端子。

23、根据以下具体实施方式、附图以及权利要求，其他特征和方面将是明显的。

技术特征：

1.一种用于存储器装置的电源切换电路，包括：

2.根据权利要求1所述的电源切换电路，其中，当所述第一电源电压被提供为用于所述非易失性存储器的编程电压时，所述第二mosfet的栅极端子通过使用所述第三电源电压的所述第三电平移位器变为接地电压电平，并且所述第一电源电压通过处于导通状态的所述第一mosfet和所述第二mosfet输出至所述非易失性存储器。

3.根据权利要求2所述的电源切换电路，其中，所述第二电源电压端子被提供接地电压或预定电压或者处于浮置状态，并且所述第五mosfet关断。

4.根据权利要求3所述的电源切换电路，其中，施加至所述第一电平移位器至所述第三电平移位器的第一控制信号处于高电平状态，并且施加至所述第四电平移位器至所述第六电平移位器的第二控制信号处于低电平状态。

5.根据权利要求1所述的电源切换电路，其中，当所述第二电源电压被提供为用于所述非易失性存储器的编程电压时，所述第五mosfet的栅极端子通过使用所述第三电源电压的所述第六电平移位器变为接地电压电平，并且所述第二电源电压通过处于导通状态的所述第四mosfet和所述第五mosfet输出至所述非易失性存储器。

6.根据权利要求5所述的电源切换电路，其中，所述第一电源电压端子被提供接地电压或预定电压或者处于浮置状态，并且所述第二mosfet关断。

7.根据权利要求6所述的电源切换电路，其中，施加至所述第一电平移位器至所述第三电平移位器的第一控制信号处于低电平状态，并且施加至所述第四电平移位器至所述第六电平移位器的第二控制信号处于高电平状态。

8.根据权利要求1所述的电源切换电路，其中，所述第一mosfet、所述第二mosfet、所述第四mosfet和所述第五mosfet是p沟道金属氧化物半导体pmos，并且所述第三mosfet和所述第六mosfet是n沟道金属氧化物半导体nmos。

9.根据权利要求8所述的电源切换电路，其中，所述第一mosfet的漏极端子和所述第二mosfet的漏极端子彼此连接，

10.根据权利要求9所述的电源切换电路，其中，所述第一mosfet至所述第六mosfet的体端子连接至所述第一mosfet至所述第六mosfet的相应的源极端子。

11.根据权利要求1所述的电源切换电路，其中，所述第一电源电压至所述第三电源电压的电压电平彼此不同。

12.一种用于存储器装置的电源切换电路，包括：

13.根据权利要求12所述的电源切换电路，其中，当所述第一电源电压被提供为用于所述非易失性存储器的编程电压时，所述第二mosfet的栅极端子通过使用所述第三电源电压的所述第三电平移位器变为接地电压电平，并且所述第一电源电压通过处于导通状态的所述第一mosfet和所述第二mosfet输出至所述非易失性存储器。

14.根据权利要求13所述的电源切换电路，其中，所述第二电源电压端子处于浮置状态。

15.根据权利要求14所述的电源切换电路，其中，施加至所述第一电平移位器至所述第三电平移位器的第一控制信号处于高电平状态。

16.根据权利要求12所述的电源切换电路，其中，当所述第二电源电压被提供为用于所述非易失性存储器的编程电压时，所述第一电源电压端子被提供接地电压或预定电压或者处于浮置状态，并且所述第二mosfet关断。

17.根据权利要求16所述的电源切换电路，其中，施加至所述第一电平移位器至所述第三电平移位器的第一控制信号处于低电平状态。

18.根据权利要求12所述的电源切换电路，其中，所述第一mosfet和所述第二mosfet是p沟道金属氧化物半导体pmos，并且所述第三mosfet是n沟道金属氧化物半导体nmos。

19.根据权利要求18所述的电源切换电路，其中，所述第一mosfet的漏极端子和所述第二mosfet的漏极端子彼此连接，并且所述第三mosfet的漏极端子连接至所述第二mosfet的栅极端子。

20.根据权利要求19所述的电源切换电路，其中，所述第一mosfet至所述第三mosfet的体端子连接至所述第一mosfet至所述第三mosfet的相应的源极端子。

技术总结本发明提供了用于存储器装置的电源切换电路。该电源切换电路包括：用于提供第一电源电压的第一电源电压端子、用于提供第二电源电压的第二电源电压端子、与第一电源电压端子串联连接的第一金属氧化物半导体场效应晶体管(MOSFET)和第二MOSFET、连接至第一MOSFET并且被提供第一电源电压的第一电平移位器、连接至第二MOSFET并且被提供第二电源电压的第二电平移位器、连接至第二MOSFET的第三MOSFET、以及连接至第三MOSFET并且被提供第三电源电压的第三电平移位器，并且使用第一电源电压或第二电源电压对非易失性存储器的存储器单元进行编程。技术研发人员：金亨奎,金日俊,吴权泳,李相澔受保护的技术使用者：美格纳智芯混合信号有限公司技术研发日：技术公布日：2024/5/16