存储设备和包括其的存储系统的制作方法

本发明构思的各种示例实施例涉及存储设备、包括该存储设备的系统和/或操作该存储设备的方法，更具体地，涉及可以以小于块的单位进行擦除的存储设备、包括该存储设备的存储系统和/或操作该存储设备的方法等。

背景技术：

1、闪速存储器是即使在断电后也能够保留数据的非易失性存储器设备。包括闪速存储器的存储设备(诸如固态驱动器(ssd)和存储器卡)被广泛使用，并且可用于存储和/或传输大量数据。

2、一般而言，存储设备的编程以单元为单位执行，但是存储设备的擦除以块为单位执行，其中每个块单位大于单元单位(例如，包括多个单元等)。因此，与存储设备的编程相比，存储设备的擦除具有可控单位的大小较大的限制。为了解决这个问题，期望和/或需要配置为以小于块的单位进行擦除的存储设备。

技术实现思路

1、本发明构思的各种示例实施例提供了可以以小于块的单位进行擦除的存储设备。

2、根据本发明构思的至少一个示例实施例，提供了一种存储设备，其包括：包含多个存储器块的三维(3d)非易失性存储器，每个存储器块包括连接到公共源极线和多条位线的多个单元串；以及处理电路，处理电路配置为：将擦除电压施加到所述多个存储器块中的至少一个存储器块的所述多条位线中的第一位线；将擦除禁止电压施加到所述多条位线中的第二位线，擦除禁止电压具有比擦除电压的电压电平低的电压电平；以及使公共源极线浮置，通过使公共源极线浮置导致存储在连接到第一位线的至少一个第一单元串中包括的至少一个第一存储器单元中的数据的擦除，并且保留存储在连接到第二位线的至少一个第二单元串中包括的至少一个第二存储器单元中的数据。

3、根据本发明构思的至少一个示例实施例，提供了一种三维(3d)非易失性存储器，其包括：多个存储器块，所述多个存储器块中的每个存储器块包括连接到公共源极线和多条位线的多个单元串；以及处理电路，处理电路配置为：在第一擦除周期期间，擦除存储在连接到所述多条位线中的奇数编号的位线的至少一个第一单元串中包括的至少一个存储器单元中的数据，并保留存储在连接到所述多条位线中的偶数编号的位线的至少一个第二单元串中包括的至少一个存储器单元中的数据；以及保留存储在所述至少一个第一单元串中包括的所述至少一个存储器单元中的数据，并擦除存储在所述至少一个第二单元串中包括的所述至少一个存储器单元中的数据。

4、根据本发明构思的至少一个示例实施例，提供了一种存储系统，其包括：包括多个存储器块的存储设备，每个存储器块包括连接到公共源极线和多条位线的多个单元串；主机设备，配置为向存储设备传送擦除命令；以及存储设备，存储设备配置为响应于擦除命令：向所述多条位线中的第一位线施加擦除电压；向所述多条位线中的第二位线施加擦除禁止电压，擦除禁止电压具有比擦除电压的电压电平低的电压电平；以及使公共源极线浮置，擦除存储在所述多个单元串中的至少一个第一单元串中包括的至少一个存储器单元中的数据，并且保留存储在所述多个单元串中的至少一个第二单元串中包括的至少一个存储器单元中的数据，所述至少一个第一单元串连接到第一位线，所述至少一个第二单元串连接到第二位线。

技术特征：

1.一种存储设备，包括：

2.根据权利要求1所述的存储设备，其中

3.根据权利要求2所述的存储设备，其中所述多个存储器块中的每个进一步包括：

4.根据权利要求2所述的存储设备，其中处理电路进一步配置为：

5.根据权利要求2所述的存储设备，其中处理电路进一步配置为：

6.根据权利要求2所述的存储设备，其中

7.根据权利要求6所述的存储设备，其中处理电路进一步配置为：

8.根据权利要求1所述的存储设备，其中处理电路进一步配置为：

9.根据权利要求1所述的存储设备，其中处理电路进一步配置为：

10.一种存储设备，包括：

11.根据权利要求10所述的存储设备，其中处理电路进一步配置为：

12.根据权利要求10所述的存储设备，其中处理电路进一步配置为：

13.一种存储系统，包括：

14.根据权利要求13所述的存储系统，其中

15.根据权利要求14所述的存储系统，其中所述多个存储器块中的每个进一步包括：

16.根据权利要求14所述的存储系统，其中存储设备进一步配置为：

17.根据权利要求14所述的存储系统，其中存储设备进一步配置为：

18.根据权利要求14所述的存储系统，其中

19.根据权利要求18所述的存储系统，其中存储设备进一步配置为对所述多个存储器块中的至少一个存储器块执行基于位线的擦除操作、基于串的擦除操作和基于单元的擦除操作中的至少一种。

20.根据权利要求13所述的存储系统，其中存储设备进一步配置为执行重复擦除操作，使得所述至少一个第一单元串中包括的所述至少一个存储器单元的阈值电压离散度小于期望的阈值。

技术总结能够以小于块的单位执行擦除操作的存储设备可以包括非易失性存储器和处理电路，处理电路配置为：将擦除电压施加到多个存储器块中的至少一个存储器块的多条位线中的第一位线；将擦除禁止电压施加到多条位线中的第二位线，擦除禁止电压具有比擦除电压的电压电平低的电压电平；以及使公共源极线浮置，以通过使公共源极线浮置导致存储在连接到第一位线的至少一个第一单元串中包括的至少一个第一存储器单元中的数据的擦除，并保留存储在连接到第二位线的至少一个第二单元串中包括的至少一个第二存储器单元中的数据。技术研发人员：林秀焕,李炅奂,金容锡受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/5/20