半导体器件和用于制造其的方法与流程

本专利文件中公开的技术涉及半导体技术，并且更具体地，涉及一种包括具有选择器的存储单元的半导体器件及用于制造其的方法。

背景技术：

1、近年来，电气和电子行业的朝向小型化、低功耗、高性能和多功能化的趋势迫使半导体制造商关注高性能、高容量的半导体器件。这种高性能、高容量的半导体器件的示例包括可以通过根据施加的电压或电流在不同电阻状态之间切换来存储数据的存储器件，例如rram(电阻随机存取存储器)、pram(相变随机存取存储器)、fram(铁电随机存取存储器)、mram(磁性随机存取存储器)和电子熔丝(e-fuse)。

技术实现思路

1、在实施例中，半导体器件可以包括多个存储单元，并且多个存储单元中的每个可以包括：电阻层，其包括具有特定电阻的材料，并且包括下部和设置在下部之上的上部，其中下部的宽度小于上部的最上表面的宽度；选择器层，其设置在电阻层之上，并且被构造为通过响应于相对于阈值电压的施加电压而呈现不同的导电状态来执行阈值切换；存储层，其设置在选择器层之上并被构造为存储数据。

2、在另一实施例中，一种用于制造半导体器件的方法可以包括：在衬底之上形成柱状牺牲图案和第一至第n绝缘图案，第一至第n绝缘图案从牺牲图案起顺序地设置，且围绕牺牲图案的侧表面，其中n为等于或大于2的自然数；对牺牲图案和第一至第n绝缘图案执行刻蚀操作；通过去除被执行了刻蚀操作的被刻蚀的牺牲图案来形成孔；形成电阻层，该电阻层填充孔并具有从孔向上延伸的部分；以及在电阻层之上形成选择器层和存储层，其中第一绝缘图案至第n绝缘图案的刻蚀速率小于牺牲图案的刻蚀速率，并且第一绝缘图案至第n绝缘图案的刻蚀速率随着距牺牲图案的距离的增大而减小。

技术特征：

1.一种半导体器件，包括多个存储单元，所述多个存储单元中的每一个包括：

2.根据权利要求1所述的半导体器件，其中，所述选择器层响应于将流过所述选择器层的电流维持在保持电流以上而维持导通状态，以及其中，所述电阻层的存在使所述选择器层的所述保持电流降低。

3.根据权利要求2所述的半导体器件，其中，所述保持电流响应于所述电阻层的所述下部的所述宽度的减小而减小。

4.根据权利要求1所述的半导体器件，还包括：

5.根据权利要求1所述的半导体器件，其中，所述电阻层的所述上部具有自下而上增大的宽度。

6.根据权利要求1所述的半导体器件，其中，所述电阻层的所述下部具有恒定的宽度。

7.根据权利要求1所述的半导体器件，还包括：

8.根据权利要求7所述的半导体器件，其中，所述第一绝缘图案至所述第n绝缘图案由彼此不同的材料形成。

9.根据权利要求7所述的半导体器件，其中，所述第一绝缘图案至所述第n绝缘图案中的至少两个绝缘图案包括相同的元素，以及

10.一种用于制造半导体器件的方法，包括：

11.根据权利要求10所述的方法，其中，形成所述第一绝缘图案至所述第n绝缘图案包括：

12.根据权利要求10所述的方法，其中，所述被刻蚀的牺牲图案的上表面具有最低高度，以及被刻蚀的第一绝缘图案的上表面的高度低于被刻蚀的第n绝缘图案的上表面的高度。

13.根据权利要求12所述的方法，其中，所述被刻蚀的牺牲图案的所述上表面和所述被刻蚀的第一绝缘图案至所述被刻蚀的第n绝缘图案的上表面形成倾斜表面。

14.根据权利要求10所述的方法，其中，形成所述电阻层包括：

15.根据权利要求10所述的方法，其中，所述电阻层包括设置在所述孔中的下部、和设置在所述下部之上的上部，并且所述下部的宽度小于所述电阻层的最上表面的宽度。

16.根据权利要求15所述的方法，其中，所述电阻层的所述上部的宽度自下而上增大。

17.根据权利要求15所述的方法，其中，所述电阻层的所述下部的所述宽度是恒定的。

18.根据权利要求10所述的方法，其中，所述第一绝缘图案至所述第n绝缘图案由彼此不同的材料形成。

19.根据权利要求10所述的方法，其中，所述第一绝缘图案至所述第n绝缘图案中的至少两个绝缘图案包括相同的元素，以及

20.根据权利要求19所述的方法，其中，形成所述选择器层和所述存储层包括：

技术总结公开了半导体器件和半导体器件的制造方法。在实施例中，一种半导体器件可以包括多个存储单元，多个存储单元中的每一个可以包括：电阻层，其包括具有特定电阻的材料，并且包括下部和设置在下部之上的上部，其中下部的宽度小于上部的最上表面的宽度；选择器层，其设置在电阻层之上，并且被构造为通过响应于相对于阈值电压的施加电压而呈现不同的导电状态来执行阈值切换；以及存储层，其设置在选择器层之上并且被构造为存储数据。技术研发人员：河泰政受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/10/17