半导体器件的制作方法

本公开涉及一种半导体器件。

背景技术：

1、半导体封装件包括可以以彼此堆叠的形式安装在封装基板上的两个或更多个半导体器件。两个或更多个半导体器件可以分别包括半导体衬底，并且可以通过穿过半导体衬底的通路结构彼此电连接。信号可以通过通路结构输入/输出或者电源电压可以通过通路结构传输，因此，通路结构可以连接到用于保护内部电路免受静电放电(esd)的影响的二极管。

技术实现思路

1、提供了一种能够通过在通路结构的排除区(koz)中提供一对二极管来防止由在加工或测试期间流入的静电放电(esd)引起的缺陷的半导体器件。

2、根据本公开的一方面，一种半导体器件包括：半导体衬底；通路结构，所述通路结构穿过所述半导体衬底；第一二极管，所述第一二极管包括掺杂有第一导电型杂质的第一杂质区和掺杂有第二导电型杂质的第二杂质区；以及第二二极管，所述第二二极管包括掺杂有所述第一导电型杂质的第三杂质区和掺杂有所述第二导电型杂质的第四杂质区，其中，所述第二导电型杂质不同于所述第一导电型杂质，并且其中，所述第一杂质区、所述第二杂质区、所述第三杂质区和所述第四杂质区中的至少一者与所述通路结构的排除区交叠。

3、根据本公开的另一方面，一种半导体器件包括：半导体衬底；通路结构，所述通路结构穿过所述半导体衬底；第一二极管，所述第一二极管包括第一杂质区和第二杂质区；以及第二二极管，所述第二二极管包括第三杂质区和第四杂质区，其中，所述第一二极管和所述第二二极管中的至少一者与所述通路结构的排除区交叠，并且其中，所述第一二极管的形状不同于所述第二二极管的形状。

4、根据本公开的另一方面，一种半导体器件包括：半导体衬底；第一电力焊盘，所述第一电力焊盘接收第一电源电压；第二电力焊盘，所述第二电力焊盘接收低于所述第一电源电压的第二电源电压；通路结构，所述通路结构穿过所述半导体衬底；信号焊盘，所述信号焊盘交换信号，所述信号焊盘可操作地连接到所述通路结构；第一二极管，所述第一二极管包括第一杂质区和第二杂质区，所述第一二极管连接在所述信号焊盘和所述第一电力焊盘之间；以及第二二极管，所述第二二极管包括第三杂质区和第四杂质区，所述第二二极管连接在所述信号焊盘和所述第二电力焊盘之间，其中，所述第一二极管和所述第二二极管中的至少一者设置在所述通路结构和集成电路区之间的区域中，其中，在所述区域中形成有半导体元件，其中，所述半导体元件提供连接到所述通路结构的输入/输出电路，其中，所述第一杂质区、所述第二杂质区、所述第三杂质区和所述第四杂质区中的每一者包括在与所述半导体衬底的上表面平行的第一方向上延伸的第一边界，并且包括在与所述半导体衬底的所述上表面平行并且与所述第一方向正交的第二方向上延伸的第二边界，并且其中，所述第一杂质区、所述第二杂质区、第三杂质区和第四杂质区中的至少一者包括在与所述第一方向和所述第二方向相交的第三方向上延伸的第三边界。

技术特征：

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，所述通路结构在与所述半导体衬底的上表面平行的第一方向上设置在所述第一二极管和所述第二二极管之间。

3.根据权利要求2所述的半导体器件，其中，所述第一二极管包括在所述第一方向上延伸的第一区和在与所述半导体衬底的所述上表面平行并且与所述第一方向正交的第二方向上延伸的第二区，并且

4.根据权利要求3所述的半导体器件，其中，所述第二二极管在所述第二方向上延伸。

5.根据权利要求3所述的半导体器件，其中，所述第二二极管包括在所述第一方向上延伸的第三区和在所述第二方向上延伸的第四区。

6.根据权利要求2所述的半导体器件，其中，所述第一二极管包括在所述第一方向上延伸的一对第一区和将所述一对第一区彼此连接的第二区，所述第二区在与所述半导体衬底的所述上表面平行并且与所述第一方向正交的第二方向上延伸，并且

7.根据权利要求1所述的半导体器件，其中，所述第二二极管在与所述半导体衬底的上表面平行的第一方向上与所述通路结构相邻，并且

8.根据权利要求1所述的半导体器件，其中，所述第一二极管在与所述半导体衬底的上表面平行的第一方向上与所述通路结构相邻，并且

9.根据权利要求1所述的半导体器件，其中，所述第一杂质区、所述第二杂质区、所述第三杂质区和所述第四杂质区中的每一者包括：

10.根据权利要求1所述的半导体器件，其中，所述第一杂质区和所述第二杂质区设置在所述半导体衬底的第一阱区中，

11.一种半导体器件，所述半导体器件包括：

12.根据权利要求11所述的半导体器件，其中，所述第一二极管包括：

13.根据权利要求12所述的半导体器件，其中，所述第二二极管在所述第二方向上延伸。

14.根据权利要求12所述的半导体器件，其中，所述第二二极管包括在所述第一方向上延伸的第三区和在所述第二方向上延伸的第四区。

15.根据权利要求11所述的半导体器件，其中，所述第一二极管包括在与所述半导体衬底的上表面平行的第一方向上延伸的一对第一区和将所述一对第一区彼此连接的第二区，所述第二区在与所述半导体衬底的所述上表面平行并且与所述第一方向正交的第二方向上延伸。

16.根据权利要求11所述的半导体器件，其中，所述第一二极管在与所述半导体衬底的上表面平行的第一方向上延伸，并且

17.根据权利要求11所述的半导体器件，其中，

18.根据权利要求11所述的半导体器件，其中，

19.一种半导体器件，所述半导体器件包括：

20.根据权利要求19所述的半导体器件，其中，所述通路结构在所述第一方向上设置在所述第一二极管和所述第二二极管之间。

技术总结一种半导体器件包括：半导体衬底；通路结构，所述通路结构穿过所述半导体衬底；第一二极管，所述第一二极管包括掺杂有第一导电型杂质的第一杂质区和掺杂有第二导电型杂质的第二杂质区；以及第二二极管，所述第二二极管包括掺杂有所述第一导电型杂质的第三杂质区和掺杂有所述第二导电型杂质的第四杂质区，其中，所述第二导电型杂质不同于所述第一导电型杂质，并且其中，所述第一杂质区、所述第二杂质区、所述第三杂质区和所述第四杂质区中的至少一者与所述通路结构的排除区交叠。技术研发人员：李在俊,吴世一,吉汎涌,金东柱,俞昌植,林受衍,韩相根受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/11/18