三维存储装置及其形成方法与流程

背景技术：

1、本公开的实施例涉及三维(3d)存储装置及其制造方法。

2、通过改进工艺技术、电路设计、编程算法和制造工艺，使平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3、3d存储架构可以解决平面存储单元中的密度限制。3d存储架构包括存储阵列和用于控制信号进出存储阵列的外围设备。

技术实现思路

1、在一个方面，公开了一种用于形成3d存储装置的方法。形成包括交错的第一电介质层和第二电介质层的堆叠结构。在堆叠结构的第一区域中形成延伸穿过第一电介质层和第二电介质层的沟道结构。将堆叠结构的第一区域中的所有第二电介质层和第二区域中的第二电介质层的部分替换成导电层。形成穿过堆叠结构的第二区域中的第一电介质层和第二电介质层的剩余部分延伸到不同的深度的字线拾取结构，从而使字线拾取结构分别电连接到堆叠结构的第二区域中的导电层。

2、在一些实施方式中，在形成沟道结构的同一工艺中形成延伸穿过堆叠结构的第二区域中的第一电介质层和第二电介质层的虚设沟道结构。

3、在一些实施方式中，为了替换，在形成字线拾取结构之前，形成延伸穿过第一电介质层和第二电介质层并跨越堆叠结构的第一区域和第二区域的缝隙。

4、在一些实施方式中，为了替换，覆盖堆叠结构的第二区域中的缝隙，在堆叠结构的第一区域中通过缝隙去除堆叠结构的第一区域中的所有的第二电介质层，打开堆叠结构的第二区域中的缝隙，通过堆叠结构的第二区域中的缝隙去除堆叠结构的第二区域中的第二电介质层的部分，并且通过堆叠结构的第一区域和第二区域中的缝隙沉积导电层。

5、在一些实施方式中，为了替换，覆盖堆叠结构的第一区域中的缝隙，在堆叠结构的第二区域中通过缝隙去除堆叠结构的第二区域中的第二电介质层的部分，打开堆叠结构的第一区域中的缝隙，覆盖堆叠结构的第二区域中的缝隙，通过堆叠结构的第一区域中的缝隙去除堆叠结构的第一区域中的所有的第二电介质层，打开堆叠结构的第二区域中的缝隙，并且通过堆叠结构的第一区域和第二区域中的缝隙沉积导电层。

6、在一些实施方式中，在形成字线拾取结构之前，在缝隙中形成第一间隔体。

7、在一些实施方式中，为了形成字线拾取结构，形成穿过堆叠结构的第二区域中的第一电介质层和第二电介质层的剩余部分延伸到不同的深度的字线拾取开口，以分别暴露堆叠结构的第二区域中的第二电介质层的剩余部分，通过字线拾取开口分别将堆叠结构的第二区域中的第二电介质层的剩余部分的部分替换为互连线，使得互连线分别与堆叠结构的第二区域中的导电层接触，并且字线拾取开口中的垂直触点形成为分别与互连线接触。

8、在一些实施方式中，为了形成字线拾取结构，在每个字线拾取开口的侧壁和底部上形成第二间隔体，去除字线拾取开口的底部上的第二间隔体以暴露第二电介质层的剩余部分的相应部分，并且在形成相应的垂直触点后，在字线拾取开口中形成填充物。

9、在一些实施方式中，为了用互连线替换第二电介质层的部分，通过字线拾取开口蚀刻第二电介质层的剩余部分的暴露部分以暴露堆叠结构的第二区域中的相应的导电层，并且通过字线拾取开口沉积相应的互连线以与堆叠结构的第二区域中暴露的相应的导电层接触。

10、在一些实施方式中，为了用导电层替换第二电介质层的全部和第二电介质层的部分，沉积高介电常数(高k)栅极电介质层，使得导电层分别被高k栅极电介质层包围。在一些实施方式中，为了用互连线替换第二电介质层的部分，蚀刻第二电介质层的剩余部分的暴露部分以暴露相应的高k栅极电介质层，蚀刻暴露的高k栅极电介质层以暴露相应的导电层，并且沉积相应的互连线以与暴露的相应的导电层接触。

11、在另一方面，一种3d存储装置包括：包括交错的导电层和第一电介质层的第一堆叠结构；包括交错的第二电介质层和第一电介质层的第二堆叠结构；延伸穿过第一堆叠结构的虚设沟道结构；以及在第二堆叠结构中延伸到不同的深度处的字线拾取结构。每个字线拾取结构包括垂直触点，以及与垂直触点和第一堆叠结构中的导电层中的相应导电层接触的互连线。

12、在一些实施方式中，在形成沟道结构的同一工艺中形成延伸穿过堆叠结构的第二区域中的第一电介质层和第二电介质层的虚设沟道结构。

13、在一些实施方式中，为了形成字线拾取结构，形成穿过堆叠结构的第二区域中的第一电介质层和第二电介质层延伸到不同的深度的字线拾取开口，以分别暴露堆叠结构的第二区域中的第二电介质层，通过字线拾取开口将堆叠结构的第二区域中的第二电介质层的部分分别替换为互连线，并且在字线拾取开口中形成分别与互连线接触的垂直触点。

14、在一些实施方式中，为了形成字线拾取结构，在每个字线拾取开口的侧壁和底部上形成第二间隔体，去除字线拾取开口的底部上的第二间隔体以暴露第二电介质层的相应的部分，并且在形成相应的垂直触点后在字线拾取开口中形成填充物。

15、在一些实施方式中，为了用互连线替换第二电介质层的部分，通过字线拾取开口蚀刻第二电介质层的剩余部分的暴露部分，并且通过字线拾取开口沉积相应的互连线。

16、在一些实施方式中，为了用导电层替换第二电介质层的全部和第二电介质层的部分，在形成字线拾取结构之后，形成延伸穿过第一电介质层和第二电介质层并且跨越堆叠结构的第一区域和第二区域的缝隙。

17、在一些实施方式中，为了用导电层替换第二电介质层的全部和第二电介质层的部分，覆盖堆叠结构的第二区域中的缝隙，在堆叠结构的第一区域中通过缝隙去除堆叠结构的第一区域中的所有的第二电介质层，打开堆叠结构的第二区域中的缝隙，通过堆叠结构第二区域的缝隙去除堆叠结构的第二区域中的第二电介质层的部分，以暴露字线拾取结构的互连线，并且通过堆叠结构第一区域和第二区域中的缝隙沉积导电层，以分别与堆叠结构的第二区域中的字线拾取结构的互连线接触。

18、在一些实施方式中，为了用导电层替换所有的第二电介质层和第二电介质层的部分，堆叠结构的第一区域中的缝隙被覆盖，堆叠结构的第二区域中的第二电介质层的部分通过缝隙被去除以暴露字线拾取结构的互联线，堆叠结构的第一区域中的缝隙被打开。覆盖堆叠结构的第二区域的缝隙，通过堆叠结构的第一区域的缝隙去除堆叠结构的第一区域的所有第二电介质层，打开堆叠结构的第二区域的缝隙，并且通过堆叠结构的第一区域和第二区域的缝隙沉积导电层以分别与堆叠结构的第二区域的字线拾取结构的互连线接触。

19、在一些实施方式中，在形成字线拾取结构之前在缝隙中形成第一间隔体。

20、在一些实施方式中，为了形成沟道结构，依次形成高k栅极电介质层、存储器层和沟道层。

技术特征：

1.一种用于形成三维(3d)存储装置的方法，包括：

2.根据权利要求1所述的方法，还包括：在形成所述沟道结构的同一工艺中，形成延伸穿过所述堆叠结构的所述第二区域中的所述第一电介质层和所述第二电介质层的虚设沟道结构。

3.根据权利要求1或2所述的方法，其中，替换包括在形成所述字线拾取结构之前，形成延伸穿过所述第一电介质层和所述第二电介质层并跨越所述堆叠结构的所述第一区域和所述第二区域的缝隙。

4.根据权利要求3所述的方法，其中，替换还包括：

5.根据权利要求3所述的方法，其中，替换还包括：

6.根据权利要求3-5中任一项所述的方法，还包括在形成所述字线拾取结构之前，在所述缝隙中形成第一间隔体。

7.根据权利要求1-6中任一项所述的方法，其中，形成所述字线拾取结构包括：

8.根据权利要求7所述的方法，其中，形成所述字线拾取结构还包括：

9.根据权利要求8所述的方法，其中，将所述第二电介质层的所述部分替换为所述互连线包括：

10.根据权利要求9所述的方法，其中：

11.一种用于形成三维(3d)存储装置的方法，包括：

12.根据权利要求11所述的方法，还包括在形成所述沟道结构的同一工艺中，形成延伸穿过所述堆叠结构的所述第二区域中的所述第一电介质层和所述第二电介质层的虚设沟道结构。

13.根据权利要求11或12所述的方法，其中，形成所述字线拾取结构包括：

14.根据权利要求13所述的方法，其中，形成所述字线拾取结构还包括：

15.根据权利要求14所述的方法，其中，将所述第二电介质层的所述部分替换为所述互连线包括：

16.根据权利要求13-15中任一项所述的方法，其中，将全部的所述第二电介质层和所述第二电介质层的所述部分替换为所述导电层包括：在形成所述字线拾取结构后，形成延伸穿过所述第一电介质层和所述第二电介质层并跨越所述堆叠结构的所述第一区域和所述第二区域的缝隙。

17.根据权利要求16所述的方法，其中，将全部的所述第二电介质层和所述第二电介质层的所述部分替换为所述导电层还包括：

18.根据权利要求16所述的方法，其中，将全部的所述第二电介质层和所述第二电介质层的所述部分替换为所述导电层还包括：

19.根据权利要求16-18中任一项所述的方法，还包括在将全部的所述第二电介质层和所述第二电介质层的所述部分替换为所述导电层后，在所述缝隙中形成第一间隔体。

20.根据权利要求11-19中任一项所述的方法，其中，形成所述沟道结构包括依次形成高介电常数(高k)栅极电介质层、存储器层和沟道层。

技术总结在某些方面，公开了一种用于形成三维(3D)存储装置的方法。形成包括交错的第一电介质层和第二电介质层的堆叠结构。在所述堆叠结构的第一区域中形成延伸穿过所述第一电介质层和所述第二电介质层的沟道结构。用导电层替换所述堆叠结构的所述第一区域中的全部的所述第二电介质层和所述堆叠结构的所述第二区域中的所述第二电介质层的部分。形成穿过所述堆叠结构的所述第二区域中的所述第一电介质层和所述第二电介质层的剩余部分延伸到不同的深度的字线拾取结构，使得所述字线拾取结构分别电连接到所述堆叠结构的所述第二区域中的所述导电层。技术研发人员：王迪,张中,周文犀,夏志良,霍宗亮,谢炜受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/5/27