一种流水线ADC编码装置及编码方法与流程

本技术涉及模拟集成电路，具体涉及一种流水线adc编码装置及编码方法。

背景技术：

1、传统流水线adc中，单级流水线中的sub adc通常为flash结构的adc，flash结构adc中存在多个比较器，在flash结构adc工作时，多个比较器由同一个时钟进行使能，同时对同一个输入信号和不同的基准电压进行比较，比较完成后，将多个比较器的输出结果输入到编码电路中，由编码电路进行编码。完成编码后，将数字码输入到数字电路，和其余级的输出数字码进行错位相加之后，输出adc最终的转换结果数字码。由于在flash结构的adc中，多个比较器之间存在失调电压，导致编码电路的输出数字码出现错误，最终影响整个adc的精度。因此，针对比较器失调电压提出了校正方法，传统的校正方法为模拟域的校正方法，即在比较器输入端接入多个校正电容。当flash adc上电之后，设置失调电压校正模式，通过调整每个比较器输入端的校正电容，调整比较器的失调电压，最终使得比较器的失调电压满足精度要求。

2、传统流水线adc中，flash adc的失调电压校正存在以下问题：(1)由于需要一个专门的失调电压校正模式，在此模式下，对多个比较器的失调电压进行校正，导致电路的工作时序比较复杂；(2)由于采用模拟域的校正方法，需要将数字域的信号引入到模拟域当中，当比较器数量较多时，会导致版图走线复杂，同时也会引入数字域的非理想抖动和噪声，降低模拟电路的精度；(3)由于在比较器输入端引入了修调电容，增加了采样网络的负载，降低了输入带宽，增加了电路面积和复杂度。

技术实现思路

1、鉴于以上所述现有技术的缺点，本技术的目的在于提供一种流水线adc编码装置及编码方法，用于解决现有技术存在的至少一个问题。

2、为实现上述目的及其他相关目的，本发明提供一种流水线adc编码装置，所述编码装置包括：

3、比较器电路，其输入端接差分输入信号，输出多个比较结果；

4、第一编码电路，接所述比较器电路，将所述多个比较结果进行两两与非运算，输出多个与非运算结果，并在时钟信号的控制下基于所述多个与非运算结果以及第一选择信号的电平高低输出一个或多个第一信号或/和一个或多个第二信号；所述一个或多个第一信号或/和一个或多个第二信号组成第一数字码；

5、编码控制电路，接第一编码电路的输出端，基于第一数字码中各信号的出现概率生成第二选择信号，以及接收第三信号与第四信号并根据所述第二选择信号的电平高低输出第一选择信号，其中，第三信号通过随机数发生器生成；

6、第二编码电路，其输入端与所述第一编码电路的输出端连接，在多个开关管的开关控制下根据第一数字码输出第二数字码。

7、于本发明一实施例中，所述比较器电路包括多个并列设置的比较器，所述第一编码电路包括：

8、与非门，其输入端接所述比较结果，所述比较结果是通过两个相邻比较器的相邻两个输出端输出的，其中一个输出端输出正向输出信号，另一个输出端输出正负向输出信号；

9、d触发器，其信号输入端与所述与非门的输出端连接，其第一输出端输出第一信号，第二输出端输出第二信号；

10、第一选择模块，其第一输入端接第一信号，其第二输入端接第二信号，其控制端接第一选择信号，并根据所述第一选择信号的电平高低输出所述第一信号或所述第二信号。

11、于本发明一实施例中，当第一选择信号为高电平时，所述第一选择模块以第一信号作为输出信号；当第一选择信号为低电平时，所述第一选择模块以第二信号作为输出信号。

12、于本发明一实施例中，所述编码控制电路包括：

13、随机数发生器，生成并输出为随机数序列的第三信号；

14、多个第二选择模块，其输入端与所述随机数发生器的输出端连接，接第三信号和第四信号，其控制端接第二选择信号并根据第二选择信号的电平高低输出第一选择信号；多个第二选择模块与多个第一选择模块一一对应

15、码密度判断模块，其输入端与所述第一选择模块的输出端连接，接所述第一数字码，并根据所述第一数字码中各信号的出现概率输出第二选择信号。

16、于本发明一实施例中，当第二选择信号为高电平时，所述第二选择模块以第三信号作为输出信号；当所述第二选择信号为低电平时，所述第二选择模块以第四信号作为输出信号。

17、于本发明一实施例中，所述第四信号为0。

18、于本发明一实施例中，所述第二编码电路包括：

19、第一编码模块，其输入端接第一数字码，并在多个开关管的开关控制下根据第一数字码输出第五信号；

20、第二编码模块，其输入端接第一数字码，并在多个开关管的开关控制下根据第一数字码输出第六信号。

21、于本发明一实施例中，所述第一编码模块包括：第一mos管至第五mos管、第一电阻、第一非门；所述第一mos管的源极接第一电压，第一mos管的漏极接第二mos管源极，第二mos管的漏极接第三mos管的漏极并形成第一连接结节，第三mos管的源极接第二电压；第四mos管的源极接第一电压，第四mos管的漏极接第五mos管的源极，第五mos管的漏极、第一电阻的一端、第一非门的输入端分别接第一连接结点，第一电阻的另一端接第二电压，第一非门的输出端输出第五信号；第一mos管的栅极、第三mos管的栅极、第四mos管的栅极分别接使能信号，第二mos管的栅极与第五mos管的栅极接第一数字码。

22、于本发明一实施例中，所述第一编码模块包括：第六mos管至第十mos管、第二电阻、第二非门；所述第六mos管的源极接第二电压，第六mos管的漏极接第七mos管源极，第七mos管的漏极接第八mos管的漏极并形成第二连接结节，第八mos管的源极接第二电压；第九mos管的源极接第一电压，第九mos管的漏极接第十mos管的源极，第十mos管的漏极、第二电阻的一端、第二非门的输入端分别接第二连接结点，第二电阻的另一端接第二电压，第二非门的输出端输出第六信号；第六mos管的栅极、第八mos管的栅极、第九mos管的栅极分别接使能信号，第七mos管的栅极与第十mos管的栅极接第一数字码。

23、为实现上述目的及其他相关目的，本发明提供一种流水线adc编码方法，所述编码方法包括：

24、接收差分输入信号，输出多个比较结果；

25、将所述多个比较结果进行两两与非运算，输出多个与非运算结果，并在时钟信号的控制下基于所述多个与非运算结果以及第一选择信号的电平高低输出一个或多个第一信号或/和一个或多个第二信号；所述一个或多个第一信号或/和一个或多个第二信号组成第一数字码；

26、基于第一数字码中各信号的出现概率生成第二选择信号，以及接收第三信号与第四信号并根据所述第二选择信号的电平高低输出第一选择信号，其中，第三信号通过随机数发生器生成；

27、在多个开关管的开关控制下根据第一数字码输出第二数字码。

28、如上所述，本技术提供的一种流水线adc编码装置及编码方法，具有以下

29、有益效果：

30、本发明的提供的一种流水线adc编码装置，包括：比较器电路，其输入端接差分输入信号，输出多个比较结果；第一编码电路，接所述比较器电路，将所述多个比较结果进行两两与非运算，输出多个与非运算结果，并在时钟信号的控制下基于所述多个与非运算结果以及第一选择信号的电平高低输出一个或多个第一信号或/和一个或多个第二信号；所述一个或多个第一信号或/和一个或多个第二信号组成第一数字码；编码控制电路，接第一编码电路的输出端，基于第一数字码中各信号的出现概率生成第二选择信号，以及接收第三信号与第四信号并根据所述第二选择信号的电平高低输出第一选择信号，其中，第三信号通过随机数发生器生成；第二编码电路，其输入端与所述第一编码电路的输出端连接，在多个开关管的开关控制下根据第一数字码输出第二数字码；本发明所提出的编码装置，不需要专门提供一个比较器失调电压校正模式，使得adc在正常工作当中就能实现比较器失调电压的校正，简化了电路的工作时序；同时本发明采用数字域校正的方法对flash adc的失调电压进行校正，不需要将数字域信号和模拟域信号进行交互，降低了版图走线的复杂度和数字域非理想抖动和噪声的引入，提升了电路的精度；而且本发明去掉了传统结构中比较器输入端的修调电容，降低了采样网络的负载，增加了输入带宽，降低了电路面积和复杂度。

31、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。