选择性沉积高导电性金属膜的方法与流程

本发明大体上涉及气相沉积的领域。具体说来，本发明涉及选择性沉积含钌前体，随后将各种金属大量沉积至微电子装置衬底上。优先权要求本发明要求申请日期为2022年2月3日的美国临时专利第63/306,287号的优先权，其以引用的方式并入本文中。

背景技术：

1、在微电子装置的制造中，一般将钨沉积于氮化钛势垒上。所述方法涉及使用六氟化钨和硅或硼源进行晶核层沉积，接着使用六氟化钨和氢作为还原气体进行大量沉积。不利地，此类晶核层中的材料通常具有极细粒度且展现高电阻率。另外，这一长晶步骤为非选择性的，并且因此，装置的侧壁往往还覆盖有此高电阻率金属。

2、在将含钼膜沉积至微电子装置衬底上的过程中，已研发出五氯化钼和四氯氧化钼用于高纯度和低电阻率钼金属的化学气相沉积。然而，钼还通常需要类似的非选择性脉冲长晶技术以在低于约500℃的温度下沉积至氮化钛表面上。

3、因此，仍需要能够将低电阻率晶核(即晶种)层在对周围电介质具有高度选择性的情况下沉积至如氮化钛的金属表面上，并且因此能够大量沉积如含钨、钼、钴、钌或铜金属膜的材料。

4、对于集成半导体装置的缩放，连接布线层的导电通孔的电阻已成为集成装置内通信中整体电阻-电容(rc)延迟的重要部分。为了使通孔电阻降至最低，需要使较高电阻率势垒、粘着层和晶核层所消耗的体积减至最小。用低电阻率金属填充通孔的全部体积的方法中的一者为从通孔底部的金属接触处至顶部长晶且生长而不是从通孔的电介质侧壁中生长。因此，需要在这些金属接触处进行选择性沉积。

技术实现思路

1、概括来说，本发明提供一种包含用无氧钌前体进行选择性钌晶种层沉积，接着大量沉积含金属前体，如含钨、钼、钴、钌和/或铜前体的方法。钌晶种层沉积对于微电子装置衬底的导电部分具有高度选择性，同时最大限度地减少沉积至所述微电子装置衬底的绝缘表面上。在某些实施例中，衬底的导电部分选自氮化钛、氮化钨、氮化钽(所有导电氮化物)、钨、钴、钼、铝和铜(图6中的金属1)。在某些实施例中，绝缘表面选自氧化硅、氮化硅和其它电介质，以及低k电介质。

2、钌晶种层在300℃下对来自氮化钛衬底上的对异丙基甲苯环己二烯前体的厚的钌膜展现约450μω-cm的沉积态电阻率。依沉积至邻接氧化硅表面上的钌仅约所示，这一方法也为高度选择性的，因此呈现出对衬底的导电部分相对于衬底的绝缘部分的选择性。此高度导电晶种层实现上文所述的金属的大量沉积。

技术特征：

1.一种将含金属膜沉积至微电子装置衬底上的方法，其中所述金属选自钨、钼、钴、钌和铜，并且其中所述衬底选自氮化钛、氮化钨、氮化钽、氮化铌、钨、钼、钴和铜，所述方法包含：

2.根据权利要求1所述的方法，其中在化学气相沉积条件下将(a)中的所述钌前体材料引入至反应区中。

3.根据权利要求1所述的方法，其中在化学气相沉积条件下将所述含钨、钼、钴、钌或铜金属前体引入至所述反应区中。

4.根据权利要求1所述的方法，其中在原子层沉积或脉冲cvd条件下将所述含钨、钼、钴、钌或铜金属前体引入至所述反应区中。

5.根据权利要求1所述的方法，其中含钨、钼、钴、钌或铜金属前体选自

6.根据权利要求1所述的方法，其中所述含钼金属前体选自mocl5、moocl4或moo2cl2。

7.根据权利要求1所述的方法，其中所述含钨金属前体选自wf6和w(叔丁基-n)2(n(ch3)2)2。

8.根据权利要求1所述的方法，其中所述含铜金属前体为n',n"-二异丙基-n,n-二甲基胍铜(i)。

9.根据权利要求1所述的方法，其中所述含钌金属前体包含一或多种选自以下的化合物：

10.根据权利要求9所述的方法，其中r为叔丁基。

11.根据权利要求1所述的方法，其中所述无氧钌前体包含选自下式的化合物：

12.根据权利要求1所述的方法，其中所述含钌金属前体包含选自以下的化合物：

13.根据权利要求7所述的方法，其中所述含钌金属前体包含一或多种选自以下的化合物：

14.根据权利要求1所述的方法，其中步骤a.的所述含钌膜对于具有约的厚度的膜展现约450μω-cm的电阻率。

技术总结本发明提供一种包含用无氧钌前体进行选择性钌晶种层沉积、接着大量沉积含金属前体、如含钨、钼、钴、钌和/或铜前体的方法。所述钌晶种层沉积对于微电子装置衬底的导电部分具有高度选择性，同时最大限度地减少沉积至所述微电子装置衬底的绝缘表面上。在某些实施例中，所述衬底的所述导电部分选自氮化钛、氮化钨、氮化钽、钨、钴、钼、铝和铜。技术研发人员：P·S·H·陈,B·C·亨德里克斯,T·M·卡梅龙受保护的技术使用者：恩特格里斯公司技术研发日：技术公布日：2024/10/17