半导体装置的制作方法

本公开技术实施例涉及一种半导体装置，尤其涉及一种具有金属栅极互连的半导体装置。

背景技术：

1、已经导入了诸如鳍式场效晶体管(finfet)以及栅极全环(gaa)fet的多重栅极半导体装置，以借由增加栅极通道耦合(gate-channel coupling)和降低截止状态(off-state)电流的方式来改善栅极控制。随着对于微缩集成电路(ic)尺寸还有增加装置性能方面益发增加的需求，在多重栅极半导体装置上持续的进步需要在半导体制造制程及技术上有着更大的进步。

2、一种gaa fet的类型为叉片(forksheet)fet，其包括被叉片介电墙(dielectricwall)分隔为两个部分的纳米片通道堆叠上方的金属栅极。介电墙允许n型装置与p型装置被形成为靠近彼此。由于介电墙的存在，因此金属栅极需要具有最小的厚度以防止栅极通孔结构着陆(land)在介电墙上以及导致开路。然而，较大的金属栅极厚度会在金属栅极与附近的源极/漏极接点之间引入不希望出现的寄生电容。进一步地，着陆在金属栅极上的栅极通孔结构，可能会由于具有高深宽比或是对金属填充材料的限制而遭受较高的电阻。再进一步来说，在一些与静态随机存取存储器(sram)装置相关的传统制程中，金属栅极与源极/漏极接点之间共享的对接接点(butted contact)对sram单元的尺寸及金属线尺寸施加了限制与制约。

3、因此，尽管现行的多重栅极半导体装置通常已足以满足其预期目的，但它们并非在各个方面都是完全令人满意的。

技术实现思路

1、本公开实施例提供一种半导体装置。上述半导体装置包括叉片结构，位于基板上方并且沿着第一方向纵向延伸。叉片结构具有介电墙，介电墙将n型纳米结构堆叠与p型纳米结构堆叠分隔。栅极结构位于叉片结构上方，并且栅极结构沿着垂直于第一方向的第二方向纵向延伸。栅极结构与n型纳米结构堆叠及p型纳米结构堆叠直接接触，并且与介电墙直接接触。第一栅极互连位于栅极结构上方，并且与栅极结构直接接触。第一栅极通孔位于第一栅极互连上方，并且与第一栅极互连直接接触。

2、优选地，上述第一栅极互连位于上述介电墙正上方。

3、优选地，上述第一栅极互连直接接触上述介电墙的一顶部表面。

4、优选地，所述半导体装置更包括一第二栅极互连，位于上述栅极结构上方并且与上述栅极结构直接接触，其中上述第二栅极互连具有小于上述第一栅极互连的尺寸。

5、优选地，所述半导体装置更包括：一第二栅极通孔，位于上述第二栅极互连上方并且与上述第二栅极互连直接接触；以及一互连结构，具有位于上述第一栅极通孔上方并且与上述第一栅极通孔直接接触的一第一金属线，以及位于上述第二栅极通孔上方并且与上述第二栅极通孔直接接触的一第二金属线。

6、优选地，所述半导体装置更包括：一源极/漏极特征，相邻于上述n型纳米结构堆叠或上述p型纳米结构堆叠；以及一源极/漏极接点，位于上述源极/漏极特征和上述介电墙上方，并且与上述源极/漏极特征和上述介电墙直接接触；其中上述第一栅极互连的顶部表面高于上述源极/漏极特征的顶部表面。

7、本公开实施例提供一种半导体装置。上述半导体装置包括位于基板上方并且沿着第一方向纵向延伸的叉片结构，叉片结构具有：纳米结构堆叠、分隔纳米结构堆叠的第一部分与纳米结构堆叠的第二部分的介电墙、以及相邻于纳米结构堆叠的源极/漏极(s/d)特征。栅极结构位于纳米结构堆叠正上方，并且沿着垂直于第一方向的第二方向延伸。切割金属栅极结构位于介电墙正上方，并且分隔栅极结构的第一部分与栅极结构的第二部分。源极/漏极接点位于源极/漏极特征正上方，并且与源极/漏极特征直接接触。第一栅极互连位于栅极结构的第一部分以及源极/漏极接点上方，并且与栅极结构的第一部分以及源极/漏极接点直接接触。层间介电(ild)层位于第一栅极互连上方。第一金属线位于层间介电层上方并且沿着第一方向延伸。并且第二金属线位于层间介电层上方并且沿着第一方向延伸，其中第一金属线为静态随机存取存储器(sram)单元的电源线，而第二金属线为静态随机存取存储器单元的位元线。

8、优选地，上述第一金属线沿着上述第二方向以一第一距离与上述第一栅极互连间隔开来，而上述第二金属线沿着上述第二方向以一第二距离与上述第一栅极互连间隔开来。

9、优选地，上述第一金属线位于上述第一栅极互连的一部分的正上方，并且上述第二金属线沿着上述第二方向以一距离与上述第一栅极互连间隔开来。

10、优选地，上述第二金属线位于上述第一栅极互连的一部分的正上方，并且上述第一金属线沿着上述第二方向以一距离与上述第一栅极互连间隔开来。

技术特征：

1.一种半导体装置，其特征在于，包括：

2.如权利要求1所述的半导体装置，其特征在于，上述第一栅极互连位于上述介电墙正上方。

3.如权利要求2所述的半导体装置，其特征在于，上述第一栅极互连直接接触上述介电墙的一顶部表面。

4.如权利要求2所述的半导体装置，其特征在于，更包括一第二栅极互连，位于上述栅极结构上方并且与上述栅极结构直接接触，其中上述第二栅极互连具有小于上述第一栅极互连的尺寸。

5.如权利要求4所述的半导体装置，其特征在于，更包括：

6.如权利要求1所述的半导体装置，其特征在于，更包括：

7.一种半导体装置，其特征在于，包括：

8.如权利要求7所述的半导体装置，其特征在于，上述第一金属线沿着上述第二方向以一第一距离与上述第一栅极互连间隔开来，而上述第二金属线沿着上述第二方向以一第二距离与上述第一栅极互连间隔开来。

9.如权利要求7所述的半导体装置，其特征在于，上述第一金属线位于上述第一栅极互连的一部分的正上方，并且上述第二金属线沿着上述第二方向以一距离与上述第一栅极互连间隔开来。

10.如权利要求7所述的半导体装置，其特征在于，上述第二金属线位于上述第一栅极互连的一部分的正上方，并且上述第一金属线沿着上述第二方向以一距离与上述第一栅极互连间隔开来。

技术总结本公开提供一种半导体装置，包括位于基板上方并且沿着第一方向纵向延伸的叉片结构。叉片结构具有介电墙，介电墙将n型纳米结构堆叠与p型纳米结构堆叠分隔。栅极结构位于叉片结构上方，并且栅极结构沿着垂直于第一方向的第二方向纵向延伸。栅极结构与n型纳米结构堆叠及p型纳米结构堆叠直接接触，并且与介电墙直接接触。第一栅极互连位于栅极结构上方，并且与栅极结构直接接触。第一栅极通孔位于第一栅极互连上方，并且与第一栅极互连直接接触。技术研发人员：陈羿如,李春霆受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：20231025技术公布日：2024/7/29