一种MRAM灵敏放大器及其数据读取方法

本发明涉及存储，尤其涉及一种mram灵敏放大器及其数据读取方法。

背景技术：

1、随着cmos(complementary metal oxide semiconductor,互补金属氧化物半导体)工艺规模的过度缩小，传统存储器如sram(static random-access memory,静态随机存取存储器)和dram(dynamic random-access memory,动态随机存取存储器)会出现一些严重的问题，如大漏电流和可靠性下降。mram(magnetic random-access memory，磁随机存取存储器)由于其cmos兼容性、低泄漏功率和高耐久性，被认为是下一代非易失性存储器的一个有前途的候选者。尽管有这些优点，但相对较大的写入延迟和不足的读取机制阻碍了它们的进一步应用，由于材料、结构和工艺技术的限制，作为mram核心存储器件的mtj(magnetic tunnel junction，磁性隧道结)在室温下的隧道磁阻比值仅为60％至300％。受此影响，传统的mram读取电路的灵敏放大器只有很小的读取裕度，这降低了正确读取的概率。

技术实现思路

1、为了解决上述技术问题，本发明的目的是提供一种mram灵敏放大器及其数据读取方法，根据mram内存储单元的阻态来动态调整参考阈值，从而提高mram的灵敏放大器的读取裕度，进而减小误码率，提高存储数据的正确读取概率。

2、本发明所采用的第一技术方案是：一种mram灵敏放大器，包括mram电路模块与灵敏放大器电路模块，所述mram电路模块与所述灵敏放大器电路模块之间电性连接，其中：

3、所述mram电路模块用于存储信息；

4、所述灵敏放大器电路模块还包括第一时域转换电路模块、第二时域转换电路模块、控制单元模块和d触发器模块，所述灵敏放大器电路模块用于获取所述mram电路模块的存储信息。

5、进一步，所述mram电路模块包括至少一个数据单元模块、参考单元模块、晶体管t3、晶体管t4和晶体管t5，所述晶体管t3的源极与所述晶体管t4的源极连接并接高电平vdd，所述晶体管t3的栅极与所述晶体管t4的栅极连接并接pre使能信号，所述晶体管t3的漏极、所述数据单元模块的第一端与所述灵敏放大器电路模块连接，所述晶体管t4的漏极、所述参考单元模块的第一端与所述灵敏放大器电路模块连接，所述数据单元模块的第二端、所述参考单元模块的第二端与所述晶体管t5的源极连接，所述晶体管t5的栅极接dis使能信号，所述晶体管t5的漏极接地vss，其中：

6、所述数据单元模块和参考单元模块用于存储数据；

7、所述晶体管t3、晶体管t4和晶体管t5用于控制所述mram电路模块的工作模式。

8、进一步，所述数据单元模块和所述参考单元模块均包括第一晶体管、第二晶体管、自旋轨道力矩磁性隧道结、读字线和写字线，所述数据单元模块的第一晶体管的源极、所述数据单元模块的第二晶体管的源极与所述晶体管t3的漏极连接，所述数据单元模块的第一晶体管的栅极与所述数据单元模块的读字线连接，所述数据单元模块的第二晶体管的栅极与所述数据单元模块的写字线连接，所述数据单元模块的自旋轨道力矩磁性隧道结的第一输入端与所述数据单元模块的第二晶体管的漏极连接，所述数据单元模块的自旋轨道力矩磁性隧道结的输出端与所述数据单元模块的第一晶体管的漏极连接，所述参考单元模块的第一晶体管的源极、所述参考单元模块的第二晶体管的源极与所述晶体管t4的漏极连接，所述参考单元模块的第一晶体管的栅极与所述参考单元模块的读字线连接，所述参考单元模块的第二晶体管的栅极与所述参考单元模块的写字线连接，所述参考单元模块的自旋轨道力矩磁性隧道结的第一输入端与所述参考单元模块的第二晶体管的漏极连接，所述参考单元模块的自旋轨道力矩磁性隧道结的输出端与所述参考单元模块的第一晶体管的漏极连接，所述数据单元模块的自旋轨道力矩磁性隧道结的第二输入端、所述参考单元模块的自旋轨道力矩磁性隧道结的第二输入端与所述晶体管t5的源极连接，其中：

9、所述第一晶体管和所述第二晶体管用于控制所述读字线和所述写字线的电平；

10、所述自旋轨道力矩磁性隧道结用于存储数据；

11、所述读字线和所述写字线用于读取所述自旋轨道力矩磁性隧道结的存储数据。

12、进一步，所述灵敏放大器电路模块包括第一时域转换电路模块、第二时域转换电路模块、控制单元模块和d触发器模块，所述第一时域转换电路模块的第一输入端、所述控制单元模块的第一输入端与所述mram电路模块的晶体管t3连接，所述第二时域转换电路模块的第一输入端、所述控制单元模块的第二输入端与所述mram电路模块的晶体管t4连接，所述控制单元模块的第一输出端与所述第一时域转换电路模块的第二输入端连接，所述控制单元模块的第二输出端与所述第二时域转换电路模块的第二输入端连接，所述第一时域转换电路模块的输出端与所述d触发器模块的第一输入端vd连接，所述第二时域转换电路模块的输出端与所述d触发器模块的第二输入端vr连接，其中：

13、所述第一时域转换电路模块用于将所述数据单元模块的电压信息转换为时间信息；

14、所述第二时域转换电路模块用于将所述参考单元模块的电压信息转换为时间信息；

15、所述控制单元模块用于控制所述第一时域转换电路模块和所述第二时域转换电路模块处于正常工作状态；

16、所述d触发器模块用于根据所述第一时域转换电路模块和所述第二时域转换电路模块的输出信号到达顺序判断所述mram电路模块的状态。

17、进一步，所述第一时域转换电路模块包括标准反相器i1、标准反相器i3和缺流反相器csi1，所述标准反相器i1的输入端通过位线bld分别与所述晶体管t3的漏极和所述控制单元模块连接，所述标准反相器i1的输出端、所述缺流反相器csi1的第一输入端与所述控制单元连接并接电压vd,inv，所述缺流反相器csi1的第二输入端与所述控制单元连接，所述缺流反相器csi1的输出端与所述标准反相器i3的输入端连接并接电压vd,csi，所述标准反相器i3的输出端与所述d触发器模块连接，其中：

18、所述标准反相器i1用于将所述数据单元模块放电过程中的电压信息转换为时间信息，当位线bld电压放电到所述标准反相器i1的翻转阈值时，所述标准反相器i1输出高电平信号，并与所述参考单元模块形成时间差；

19、所述标准反相器i3用于对所述缺流反相器csi1的输出信号进行波形整形；

20、所述缺流反相器csi1用于扩大所述时间差。

21、进一步，所述第二时域转换电路模块包括标准反相器i2、标准反相器i4和缺流反相器csi2，所述标准反相器i2的输入端通过位线blr分别与所述晶体管t4的漏极和所述控制单元模块连接，所述标准反相器i2的输出端、所述缺流反相器csi2的第一输入端与所述控制单元连接并接电压vr,inv，所述缺流反相器csi2的第二输入端与所述控制单元连接，所述缺流反相器csi2的输出端与所述标准反相器i4的输入端连接并接电压vr,csi，所述标准反相器i4的输出端与所述d触发器模块连接，其中：

22、所述标准反相器i2用于将所述参考单元模块放电过程中的电压信息转换为时间信息，当位线blr电压放电到所述标准反相器i2的翻转阈值时，所述标准反相器i2输出高电平信号，并与所述数据单元模块形成时间差；

23、所述标准反相器i4用于对所述缺流反相器csi2的输出信号进行波形整形；

24、所述缺流反相器csi2用于扩大所述时间差。

25、进一步，所述控制单元模块包括晶体管t1、晶体管t2、采样电容c1、采样电容c2和与非门，所述与非门的第一输入端与所述第一时域转换电路模块的标准反相器i1的输出端连接，所述与非门的第二输入端与所述第二时域转换电路模块的标准反相器i2的输出端连接，所述与非门的输出端分别与所述晶体管t1的栅极和晶体管t2的栅极连接并接电压vhold，所述晶体管t1的源极分别与所述第二时域转换电路模块的标准反相器i2的输入端和所述晶体管t4的漏极连接，所述晶体管t2的源极分别与所述第一时域转换电路模块的标准反相器i1的输入端和所述晶体管t3的漏极连接，所述晶体管t1的漏极分别与所述采样电容c1的第一端和所述第一时域转换电路模块的缺流反相器csi1的第二输入端连接并接电压vd,hold，所述晶体管t2的漏极分别与所述采样电容c2的第一端和所述第二时域转换电路模块的缺流反相器csi2的第二输入端连接并接电压vr,hold，其中：

26、所述晶体管t1和所述晶体管t2用于作为所述控制单元模块工作的开关；

27、所述采样电容c1和所述采样电容c2用于存储电荷；

28、所述与非门用于控制所述晶体管t1或所述晶体管t2的导通或关闭。

29、本发明所采用的第二技术方案是：一种mram灵敏放大器的数据读取方法，包括以下步骤：

30、接通电源vdd与地vss，所述灵敏放大器电路模块处于工作状态；

31、pre信号使能，dis信号失效，所述灵敏放大器电路模块进入预充电阶段；

32、pre信号失效，dis信号使能，所述灵敏放大器电路模块进入传感阶段，mram电路模块开始放电，并基于所述数据单元模块和所述参考单元模块的等效电阻不同，形成mram电路模块电压差；

33、根据所述mram电路模块电压差，灵敏放大器将所述mram电路模块电压差动态转换为时间差，并根据时间差对所述mram电路模块的存储数据进行表征，得到放大的存储数据；

34、断开电源vdd与地vss，所述灵敏放大器电路模块停止工作。

35、进一步，还包括基于所述时间差结合mram电路模块的存储数据状态获取对应的时域感知裕度，其中，所述mram电路模块的存储数据状态包括ap态与p态，具体包括：

36、若所述mram电路模块的存储数据状态为ap态，所述数据单元模块的等效电阻大于所述参考单元模块的等效电阻，所述电压vd,inv相较于所述电压vr,inv后跳变为高电平信号，构成时间差τi；

37、所述电压vd,csi相较于所述电压vr,csi后翻转为低电平，所述缺流反相器csi1和所述缺流反相器csi2之间的翻转时间差构成了时间差τcsi，将所述时间差τi和所述时间差τcsi进行求和得到ap态时域感知裕度；

38、若所述mram电路模块的存储数据状态为p态，所述数据单元模块的等效电阻小于所述参考单元模块的等效电阻，所述电压vd,inv相较于所述电压vr,inv先跳变为高电平信号，构成时间差τi；

39、所述电压vd,csi相较于所述电压vr,csi先翻转为低电平，所述缺流反相器csi1和所述缺流反相器csi2之间的翻转时间差构成了时间差τcsi，将所述时间差τi和所述时间差τcsi进行求和得到p态时域感知裕度。

40、进一步，所述根据所述mram电路模块电压差，灵敏放大器将所述mram电路模块电压差动态转换为时间差，并根据时间关系对所述mram电路模块的存储数据进行表征，得到放大的存储数据这一步骤具体包括：

41、若所述mram电路模块的存储数据状态为p态，所述d触发器模块的第二输入端vr接收上升沿信号，所述d触发器模块的第一输入端vd为高电平，所述d触发器模块输出1，表征所述数据单元模块的状态，得到放大的存储数据；

42、若所述mram电路模块的存储数据状态为ap态，所述d触发器模块的第二输入端vr接收上升沿信号，所述d触发器模块的第一输入端vd为低电平，所述d触发器模块输出0，表征所述数据单元模块的状态，得到放大的存储数据。

43、本发明电路及数据读取方法的有益效果是：本发明通过mram数据单元进行存放数据，进而构建灵敏放大器电路进行读取存储数据，其中，采用动态时域检测的方法，可根据mram内存储单元的阻态来动态调整参考阈值，从而提高mram的灵敏放大器的读取裕度，进而减小误码率，提高存储数据的正确读取概率。

44、附图说明

45、图1是本发明实施例一种mram灵敏放大器的结构示意图；

46、图2是本发明实施例一种mram灵敏放大器的数据读取方法的步骤流程示意图；

47、图3是sot-mtj器件的结构示意图；

48、图4是mram及mram读写电流的示意图；

49、图5是本发明具体实施例灵敏放大器的读取裕度的构成图；

50、图6是本发明具体实施例灵敏放大器在mram数据单元在ap状态下的仿真结果图；