半导体结构和半导体器件的制作方法

本公开属于半导体领域，具体涉及一种半导体结构和半导体器件。

背景技术：

1、为提高半导体结构的集成度，可以在同一封装结构内放置一个以上的存储芯片。hbm(high bandwidth memory，高带宽内存)是一款新型的内存。以hbm为代表的存储芯片堆叠技术，将原本一维的存储器布局扩展到三维，即将很多个存储芯片堆叠在一起并进行封装，从而大幅度提高了存储芯片的密度，并实现了大容量和高带宽。

2、然而，随着堆叠层数的增加，hbm的性能受到影响，即半导体结构的容量密度和性能难以兼顾。

技术实现思路

1、本公开实施例提供一种半导体结构和半导体器件，至少能够同时提高半导体结构的容量密度和性能。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，其中，半导体结构包括：逻辑芯片，具有第一无线通信部；多层存储模块，沿第一方向堆叠在所述逻辑芯片的上表面，所述第一方向垂直于所述逻辑芯片的上表面；所述存储模块包括多个在第二方向堆叠的存储芯片，所述第二方向平行于所述逻辑芯片的上表面；顶层的所述存储芯片具有一个第二无线通信部；非顶层的所述存储芯片具有在所述第一方向排列的两个第二无线通信部以及连接在二者之间的有线通信部；在所述第一方向上，相邻设置且位于不同所述存储芯片的两个所述第二无线通信部进行无线通信；所述第一无线通信部与底层所述存储芯片中距离其最近的所述第二无线通信部进行无线通信。

3、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体器件，其中，半导体器件包括：基板；逻辑芯片，设置在所述基板上，具有第一无线通信部；多层存储模块，沿第一方向堆叠在所述逻辑芯片的上表面，所述第一方向垂直于所述逻辑芯片的上表面；所述存储模块包括多个在第二方向堆叠的存储芯片，所述第二方向平行于所述逻辑芯片的上表面；顶层的所述存储芯片具有一个第二无线通信部；非顶层的所述存储芯片具有在所述第一方向排列的两个第二无线通信部以及连接在二者之间的有线通信部；在所述第一方向上，相邻设置且位于不同所述存储芯片的两个所述第二无线通信部进行无线通信；所述第一无线通信部与底层所述存储芯片中距离其最近的所述第二无线通信部进行无线通信。

4、本公开实施例提供的技术方案至少具有以下优点：在第一方向上，多个第二无线通信部与有线通信部构成一条通信路径，即存储芯片与逻辑芯片的通信方式结合了无线通信和有线通信，无线通信可以省去相邻存储芯片之间有线通信部的制造步骤，从而降低工艺难度；有线通信可以降低通信损失。此外，多个存储模块在第一方向上排布，从而提高了存储芯片的容量密度。此外，在同一存储模块内，多个存储芯片的堆叠方向平行于逻辑芯片的上表面，因此，同一存储模块的存储芯片与逻辑芯片的距离相同，可以降低同一存储模块与逻辑芯片的通信延迟的差异。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，同一所述存储模块内的多个所述有线通信部的长度相同。

3.根据权利要求1所述的半导体结构，其特征在于，非顶层的所述存储芯片的两个第二无线通信部分别被定义为下侧通信部和上侧通信部；

4.根据权利要求1所述的半导体结构，其特征在于，

5.根据权利要求1所述的半导体结构，其特征在于，

6.根据权利要求1所述的半导体结构，其特征在于，非顶层的所述存储芯片内的两个所述第二无线通信部分别位于所述存储芯片的上侧边缘和下侧边缘。

7.根据权利要求1所述的半导体结构，其特征在于，顶层的所述存储芯片的所述第二无线通信部位于所述存储芯片的下侧边缘。

8.根据权利要求1所述的半导体结构，其特征在于，所述第一无线通信部位于所述逻辑芯片朝向所述存储芯片的边缘。

9.根据权利要求1所述的半导体结构，其特征在于，

10.根据权利要求9所述的半导体结构，其特征在于，

11.根据权利要求10所述的半导体结构，其特征在于，所述存储模块包括多个芯片组，所述芯片组包括两个相邻的所述存储芯片，且相邻两个所述存储芯片相键合；

12.根据权利要求11所述的半导体结构，其特征在于，每个所述供电布线层均包括多个电源布线和多个接地布线；

13.根据权利要求10所述的半导体结构，其特征在于，

14.根据权利要求10所述的半导体结构，其特征在于，所述供电布线层在所述第二方向上的宽度小于所述焊接凸块在所述第二方向上的宽度；

15.根据权利要求10所述的半导体结构，其特征在于，在所述第一方向上，所述焊垫的高度与所述存储芯片的高度之比为1:1250～1:1350；所述焊接凸块的高度与所述存储芯片的高度之比为1:210～1:230。

16.一种半导体器件，其特征在于，包括：

技术总结本公开实施例涉及半导体领域，提供一种半导体结构和半导体器件，半导体结构包括：多层存储模块，沿第一方向堆叠在所述逻辑芯片的上表面，所述第一方向垂直于所述逻辑芯片的上表面；所述存储模块包括多个在第二方向堆叠的存储芯片，第二方向平行于所述逻辑芯片的上表面；顶层的所述存储芯片具有一个第二无线通信部；非顶层的所述存储芯片具有在所述第一方向排列的两个第二无线通信部以及连接在二者之间的有线通信部；在所述第一方向上，相邻设置且位于不同存储芯片的两个第二无线通信部进行无线通信；第一无线通信部与底层存储芯片中距离其最近的所述第二无线通信部进行无线通信。本公开实施例至少可以提高半导体结构的容量密度和性能。技术研发人员：庄凌艺,吕开敏受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/3/4